网同步可集成从时钟锁相环制造技术

本发明专利技术涉及一种用于ＳＤＨ传送网各级同步单元、ＣＤＭＡ基站时间频率同步设备、数字同步网及程控交换机各级从时钟中的网同步可集成从时钟锁相环。该从时钟锁相环为由一个松耦合全数字锁相环和一个窄带模拟锁相环交叉连接组成的双环从时钟锁相环，输入基准信号加到全数字锁相环的输入端，全数字锁相环的输出信号用作模拟锁相环输入，模拟锁相环输出作为从时钟锁相环的输出，两个锁相环共用一个高稳恒温压控晶体振荡器ＶＣＸＯ，全数字锁相环用模拟锁相环中的高稳恒温压控晶体振荡器ＶＣＸＯ作频率源分别加到脉冲加减电路、Ｋ计数电路和数据采集处理电路作内部时钟。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种用于SDH传送网各级同步单元、CDMA基站时间频率同步设备、数字同步网及程控交换机各级从时钟中的网同步可集成从时钟锁相环。网同步技术是数字通信网的关键技术之一，分为准同步法和同步法两大类。准同步技术常用于国际间链路，各节点独立设置基准时钟(铯原子钟)，其频率精确度保持在10-11极窄的频率容差之内。各国国内的数字通信网普遍采用主从同步方式，网内节点时钟分级，设置高稳定度和高准确时钟(铯原子钟或GPS时钟)为基准主时钟(最高级时钟或一级时钟)，网内其他节点时钟称为从时钟，用从时钟锁相环技术与基准主时钟(或上一级时钟)频率同步，使全网时钟工作在同一频率上。从时钟锁相环技术是网同步技术的核心技术。广泛应用在数字同步网及程控交换机各级从时钟、SDH系统设备各级同步单元、CDMA移动通信网基站时间频率同步设备等各类网同步设备中。(一)、从时钟锁相环特点由于网同步的特殊要求，从时钟锁相环是一种特殊的锁相环路，除满足ITU-T相关建议和国标规定的高性能技术要求外，具有以下显著特点1、环路带宽极窄为了滤除基准输入信号经网络传输产生的定时抖动，环路带要求小于10Hz；2、松耦合从时钟要求具有跟踪、保持和自由振荡三种工作状态。保持状态指输入基准信号丢失，从时钟输出频率仍保持基准丢失前的频率值。保持要求从时钟锁相环路输出与输入基准间采用松耦合。3、具有智能控制能力数据采集和处理、工作状态判决、转换、指示、故障诊断、告警等，要求环路自动完成。因此，从时钟锁相环是一种特殊的高性能、窄带、松耦合智能锁相环。目前，国内外普遍采用附图说明图1所示的从时钟锁相环技术方案。这种从时钟锁相环实质上是一个模拟锁相环，为便于与本专利技术技术方案区分，称它为单环时钟锁相环。它是在由脉冲鉴相器、积分低通滤波器、VCXO(高稳恒温压控晶体振荡器)和÷2N分频器组成的模拟锁相环的基础上，加入由频率检测电路、A/D转换器、微处理器和D/A转换器组成的数字处理和控制电路组成。数字处理和控制电路完成窄带滤波、松耦合和智能控制功能。单环时钟锁相环工作原理简述如下1、输入基准信号ui(t)和本地振荡信号uo(t)在脉冲鉴相器中鉴相，经积分低通滤波器输出直流误差电压送A/D转换器。A/D转换器将直流误差电压转换成反映两信号相位误差的数据信号；2、A/D转换器输出的数据信号在微处理器中经数据采集、求和平均、数字滤波运算后存储，并每隔一定时间T(数字滤波器时间常数)将存储数据送D/A转换器；3、D/A转换器将输入数据信号转换成模拟直流电压，控制VCXO频率。环路锁定后，环路输出频率fo与基准输入频率fi同步，即fo＝fi；4、当微处理器经频率监测电路检测到输入基准信号丢失时，立即指令向D/A转换器送输入基准信号丢失前存储的数据，保持D/A转换器输出直流电压不变，进而保持环路输出频率仍为输入基准信号丢失前的频率值，实现环路松耦合保持功能；5、在环路捕获和跟踪时，微处理器对采集的数据样值和检测到的信号(频率信号，强制信号等)依状态判据进行实时处理，实现环路参数转换、工作状态转换、状态指示、故障检测、告警等功能。单环时钟锁相环存在以下缺点(1)技术复杂不仅包括复杂的硬件系统，而且需要复杂的系统软件支持；(2)不便于集成在系统硬件方面，由于D/A转换器、微处理器、D/A转换器是环路的重要组成部分，不仅使硬件组成复杂，而且含有大量的模拟电路，不便于系统集成；(3)通用性差系统软件是环路不可缺少的组成部分，由于状态判据建立在对前后两次存储的数据进行实时比较的基础上，环路还需变参量操作(要求环路设置窄带和宽带两种参量分别用于跟踪状态工作和捕获状态工作)，不仅使系统软件复杂，而且各级时钟系统不能通用；(4)不易保证高性能D/A转换器输出到VCXO的控制电压不是连续变化，而是阶梯跳变，使得环路跟踪时不能保证环路输出频率准确等于输入基准频率，而是在输入基准频率附近的两个频率量化级不断阶跃跳变，产生输出相位不稳定并影响网同步的稳定性。此外，由于受D/A转换器和A/D转换器位数以及微处理器内部资源限制不易获得高精度保持性能；(5)要求高水平技术人员支持无论开发研制还是批量生产，都需要既有硬件设计能力，又熟悉软件编程的高水平技术人员支持为实现上述专利技术目的，本专利技术的技术方案在于采用了一种网同步可集成从时钟锁相环，该从时钟锁相环为由一个松耦合全数字锁相环和一个窄带模拟锁相环交叉连接组成的双环从时钟锁相环，输入基准信号加到全数字锁相环的输入端，全数字锁相环的输出信号用作模拟锁相环输入，模拟锁相环输出作为从时钟锁相环的输出，两个锁相环共用一个高稳恒温压控晶体振荡器VCXO，全数字锁相环用模拟锁相环中的高稳恒温压控晶体振荡器VCXO作频率源分别加到脉冲加减电路、K计数电路和数据采集处理电路作内部时钟。所述的松耦合全数字锁相环由脉冲鉴相器(1)、数据采集处理电路、逻辑控制电路、K计数器、脉冲加减电路ID、÷N分频器和高稳恒温压控晶体振荡器VCXO组成，脉冲鉴相器(1)比较输入基准信号与全数字锁相环输出信号的相位，输出脉冲宽度正比于两信号相位差的误差脉冲，误差脉冲经数据采集处理电路后产生控制信号控制K计数器计数，K计数器将两信号相位差转换成加脉冲或减脉冲输出，并经脉冲加减电路ID在高稳恒温压控晶体振荡器VCXO输出的序列脉冲中加入或扣除脉冲，调整松耦合全数字锁相环输出频率，使全数字锁相环快速捕获锁定。所述的窄带模拟锁相环由脉冲鉴相器(2)，环路滤波器，与全数字锁相环共用的高稳恒温压控晶体振荡器VCXO和÷2N分频器组成，脉冲鉴相器(2)比较全数字锁相环输出信号和模拟锁相环输出信号的相位，经环路滤波器输出正比于两信号相位差的模拟直流电压，控制高稳恒温压控晶体振荡器VCXO的输出频率。所述的数据采集处理电路由数据采集电路、波形恢复电路、常数发生器、总线开关和比较器五部分构成，数据采集电路将脉冲鉴相器(1)输出的误差脉冲信号转换成数据并进行滤除干扰处理，常数发生器产生常数数据，总线开关受逻辑控制电路控制，用于选通采样数据或常数数据，波形恢复电路则将总线开关选通的数据恢复为脉冲控制信号，比较器比较采样数据和常数数据产生跟踪和快捕指示信号。所述逻辑控制电路由频率监测电路和控制电路构成，频率监测电路的两输入加输入基准信号和从时钟的输出信号，监视两信号的有无，逻辑控制电路则根据频率监测电路的输出和强制信号产生控制信号和各种状态指示信号。本专利技术采用全新的双环时钟锁相环结构将从时钟锁相环的窄带、松耦合和智能控制功能分开由两个锁相环完成。松耦合全数字锁相环完成松耦合和智能控制功能，窄带模拟锁相环完成窄带滤波功能，使时钟性能得以全面提高；两个锁相环交叉连接且共用同一VCXO，具有无论初始状态如何稳态时数字锁相环稳态相差恒等于0重要特点，使得状态判定和保持实现机制大大简化。本专利技术采用独特的数据采集处理电路独特设计的全数字数据采集处理电路和简单的功能控制电路结合，可实现松耦合保持和智能控制功能。不用A/D转换器、D/A转换器、微处理器和相应复杂软件，不含模拟电路，全部采用数字电路，使系统全集成成为可能。本专利技术除VCXO和环路滤波器几个阻容元件外全部电路可集成在一片芯片中，将十分复杂、高技术要求的时本文档来自技高网...

【技术保护点】
一种网同步可集成从时钟锁相环，其特征在于：该从时钟锁相环为由一个松耦合全数字锁相环和一个窄带模拟锁相环交叉连接组成的双环从时钟锁相环，输入基准信号加到全数字锁相环的输入端，全数字锁相环的输出信号用作模拟锁相环输入，模拟锁相环输出作为从时钟锁相环的输出，两个锁相环共用一个高稳恒温压控晶体振荡器ＶＣＸＯ，全数字锁相环用模拟锁相环中的高稳恒温压控晶体振荡器ＶＣＸＯ作频率源分别加到脉冲加减电路、Ｋ计数电路和数据采集处理电路作内部时钟。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈为怀，樊少杰，李兆训，
申请(专利权)人：陈为怀，樊少杰，李兆训，
类型：发明
国别省市：41[中国|河南]