万用型时钟产生器制造技术

本发明专利技术涉及一种万用型时钟产生器，包含一用于产生高频时钟信号的高频时钟区及一用于产生低频时钟信号的低频时钟区。该低频时钟区包含至少一延迟锁定回路，用于扩增该高频时钟区的高频时钟信号的脚位个数。当高频的中央处理器时钟、ＳＤＲＡＭ时钟、ＡＧＰ时钟和ＰＣＩ时钟脚数不足时，则可串接该低频时钟区内的延迟锁定回路，以补足不足的脚位。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

【技术保护点】
一种万用型时钟产生器，其特征在于，它包含：一高频时钟区，用于产生高频的时钟信号；以及一低频时钟区，连接至该高频时钟区，包含：一锁相回路，用于产生低频的时钟信号；及至少一延迟锁定回路，用于扩增该高频时钟区的高频时钟信号的脚位个数。

【技术特征摘要】

【专利技术属性】
技术研发人员：方文琪，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]