The invention provides a clock generator and a method for producing the same. The clock generator includes a plurality of phase controlled oscillator with multiple phase node, respectively generates a clock signal with different phases in the multiple phase node, the phase controlled oscillator includes a plurality of oscillator core circuit, and each core oscillation circuit comprises a resistor element coupled between the multi phase controlled oscillator the first phase and the second phase node node, adjacent phase clock signal generating the clock signal to generate a first phase node and the nodes of the second phase with the phase controlled oscillator; and an inverter input for receiving a feedback clock signal from a phase node of the multi phase controlled oscillator, and according to the input feedback the clock signal output feedback clock signal to the second phase node; wherein the plurality of oscillation in the core circuit resistance element at Ring structure intermediate. In this embodiment, can be formed by a resistor element to realize the grid (sub gate) delay.
【技术实现步骤摘要】
本专利技术涉及产生具有不同相位的时钟信号,尤其涉及一种时钟产生器(如注入锁定(injection-locked)的相位旋转器),该时钟产生器使用电阻元件以产生次栅(sub-gate)延迟,和/或,使用基于共模电压的锁频环(frequency-lockedloop,FLL)电路来降低频率偏移。
技术介绍
许多电子系统包括一个或多个同步元件,该一个或多个同步元件依靠大致同时接收到的相关信号来维持该电子系统的合适的操作特性。在一些情况中,可以由一个或多个源自公共源的时钟信号来使系统元件之间的数据转移同步。系统元件可以经由时钟网络接收时钟信号,该时钟网络可以包括时钟产生和分配电路。因此,为了各式电子应用中的准确的时序控制,本领域需要一种能够产生具有微小相位步长(phasestep)的时钟信号的时钟产生器。
技术实现思路
有鉴于此,本专利技术实施例提供了一种时钟产生器及产生方法,可以使用电阻元件来产生次栅延迟,或者基于频率锁定环电路的共模电压来降低频率偏移。本专利技术提供了一种时钟产生器,包括:多相可控振荡器,具有多个相位节点,在该多个相位节点处分别产生具有不同相位的时钟信号,该多相可控振荡器包括:多个振荡核心电路,且每个振荡核心电路包括:电阻元件,耦接在该多相可控振荡器的第一相位节点和第二相位节点之间,其中该第一相位节点处产生的时钟信号和该第二相位节点处产生的时钟信号具有该多相可控振荡器的相邻相位;以及反相器,用于从该多相可控振荡器的一个相位节点接收输入反馈时钟信号,并根据该输入反馈时钟信号产生输出反馈时钟信号至该第二相位节点;其中,该多个振荡核心电路中的电阻元件在 ...
【技术保护点】
一种时钟产生器,其特征在于,包括:多相可控振荡器,具有多个相位节点,在该多个相位节点处分别产生具有不同相位的时钟信号,该多相可控振荡器包括:多个振荡核心电路,且每个振荡核心电路包括:电阻元件,耦接在该多相可控振荡器的第一相位节点和第二相位节点之间,其中该第一相位节点处产生的时钟信号和该第二相位节点处产生的时钟信号具有该多相可控振荡器的相邻相位;以及反相器,用于从该多相可控振荡器的一个相位节点接收输入反馈时钟信号,并根据该输入反馈时钟信号产生输出反馈时钟信号至该第二相位节点;其中,该多个振荡核心电路中的各电阻元件在环形结构中级联。
【技术特征摘要】
2015.10.27 US 62/246,788;2016.09.10 US 15/261,8841.一种时钟产生器,其特征在于,包括:多相可控振荡器,具有多个相位节点,在该多个相位节点处分别产生具有不同相位的时钟信号,该多相可控振荡器包括:多个振荡核心电路,且每个振荡核心电路包括:电阻元件,耦接在该多相可控振荡器的第一相位节点和第二相位节点之间,其中该第一相位节点处产生的时钟信号和该第二相位节点处产生的时钟信号具有该多相可控振荡器的相邻相位;以及反相器,用于从该多相可控振荡器的一个相位节点接收输入反馈时钟信号,并根据该输入反馈时钟信号产生输出反馈时钟信号至该第二相位节点;其中,该多个振荡核心电路中的各电阻元件在环形结构中级联。2.如权利要求1所述的时钟产生器,其特征在于,进一步包括:时钟注入电路,用于接收至少一个参考时钟信号,并且将该至少一个参考时钟信号注入该多相可控振荡器。3.如权利要求2所述的时钟产生器,其特征在于,进一步包括:锁频环电路,用于监视该时钟注入电路的共模电压节点处的共模电压,并产生频率控制信号至该振荡核心电路。4.如权利要求3所述的时钟产生器,其特征在于,所述锁频环电路用于降低所述多相可控振荡器提供的时钟信号的频率与1/2的所述至少一个参考时钟信号的频率之间的偏移。5.如权利要求3所述的时钟产生器,其特征在于,该锁频环电路包括:模数转换器,用于采样该共模电压以产生采样的共模电压值;斜率侦测电路,用于分析该采样的共模电压值以侦测与该共模电压相关的斜率值,并且根据该斜率值确定频率控制值;以及数模转换器,用于将该频率控制值转换为该频率控制信号。6.如权利要求3所述的时钟产生器,其特征在于,所述时钟注入电路包括:多个注入型金属氧化物半导体MOS电路,每个耦接至该多相可控振荡器的第三相位节点和第四相位节点,其中该多个注入型MOS电路共享该共模电压,该第三相位节点处产生的时钟信号和该第四相位节点处产生的时钟信号具有180°的相位差,并且经由至少一个注入型MOS电路将该至少一个参考时钟信号注入该多相可控振荡器。7.如权利要求6所述的时钟产生器,其特征在于,每个注入型MOS电路包括:第一MOS晶体管,具有控制节点、耦接至该第三相位节点的第一连接节点和耦接至该共模电压节点的第二连接节点;以及第二MOS晶体管,具有控制节点、耦接至该共模电压节点的第一连接节点和耦接至该第四相位节点的第二连接节点;其中,当将该至少一个参考时钟信号注入该注入型MOS电路时,该第一MOS晶体管和该第二MOS晶体管的控制节点接收至少一个参考时钟信号。8.如权利要求2所述的时钟产生器,其特征在于,该时钟注入电路包括:多个注入型金属氧化物半导体MOS电路,每个耦接至该多相可控振荡器的第三相位节点和第四相位节点,其中,该第三相位节点处产生的时钟信号和该第四相位节点处产生的时钟信号具有180°的相位差;以及至少一个多工器,包括:多个开关,分别耦接至该多个注入型MOS电路,其中,该至少一个多工器用于接收该至少一个参考时钟信号,并传送该至少一个参考时钟信号给至少一个注入MOS电路。9.一种时钟产生器,其特征在于,包括:多相可控振荡器,具有多个相位节点,分别在该多个相位节点处产生具有不同相位的时钟信号;时钟注入电路,用于接收至少一个参考时钟信号,并且将该至少一个参考时钟信号注入该多相可控振荡器;以及锁频环电路,用于监视该时钟注入电路的共模电压节点处的共模电压,并产生频率控制信号至该多相可控振荡器。10.如权利要求9所述的时钟产生器,其特征在于,所述锁频环电路用于降低所述多相可控振荡器提供的时钟信号的频率与1/2的所述至少一个参考时钟信号的频率之间的偏移。11.如权利要求9所述的时钟产生器,其特征在于,所述锁频环电路,包括:模数转换器,用于采样该共模电压以产生采样的共模电压值;斜率侦测电路,用于分析该采样的共模电压值以侦测与该共模电压相关的斜率值,并且根据该斜率值确定频率控制值;以及数模转换器,用于将该频率控制值转换为该频率控制信号。12.如权利要求9所述的时钟产生器,其特征在于,所述时钟注入电路包括:多个注入型金属氧化物半导体MOS电路,每个耦接至该多相可控振荡器的第一相位节点和第二相位节点,其中该多个注入型MOS电路共享该共模...
【专利技术属性】
技术研发人员:黄逸杰,
申请(专利权)人:联发科技股份有限公司,
类型:发明
国别省市:中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。