非晶硅氧化硅叠层结构的形成方法技术

一种非晶硅氧化硅叠层结构的形成方法，包括：使用化学气相沉积形成氧化硅层，反应物为氯代硅烷和氧自由基。本发明专利技术降低了非晶硅层形成过程的反应温度，避免了反应过程中反复的升温和降温过程，降低了时间消耗，提高了产能。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，特别涉及。
技术介绍
随着半导体技术的发展，闪存(flash memory)作为一种非挥发性存储器得到了广 泛的应用。闪存在传统的MOS晶体管结构基础上增加了一个浮栅和一层隧穿氧化层，并利 用浮栅来存储电荷，实现了存储内容的非挥发性。随着信息技术的发展，特别是音视频处理 等多媒体技术的不断进步，要求闪存的存储容量日益增大。为了提高闪存的存储容量，研究 人员提出了一种三维堆叠式闪存(3D stack flash)结构，在制造过程中将多层器件堆叠在 同一晶圆上，大幅提高了集成度。图1给出了所述三维堆叠式闪存的结构示意图，如图1所示，主要包括衬底100 ； 多晶硅叠层101 ；掺杂的硅柱110。所述多晶硅叠层101由多个多晶硅层构成，彼此之间形 成有介质层(图中未示出)作为隔离，所述介质层的材料一般为氧化硅。所述多晶硅叠层 101构成了控制栅；所述多晶硅叠层101和介质层上形成有孔洞，掺杂的硅柱110填充所述 孔洞，构成有源区(active area) 0由于所述多晶硅叠层101为多层结构，每一层多晶硅就 对应一层存储单元，因此，通过增加所述多晶硅叠层101的层数，就可以显著提高集成度， 增大存储容量。所述三维堆叠式闪存的形成过程主要包括在衬底上形成多晶硅和氧化硅的叠层 结构；对所述多晶硅和氧化硅的叠层结构进行刻蚀，形成孔洞；在所述孔洞中填充掺杂的 硅柱，形成有源区。实际上，为了得到晶体特性更好的多晶硅，所述多晶硅和非晶硅的叠层 结构的形成过程包括首先形成非晶硅氧化硅的叠层结构；之后通过热处理，将非晶硅转 化为多晶硅。申请号为200710094108. 1的中国专利申请中公开了一种非晶硅氧化硅叠层结构 的形成方法，主要包括沉积形成第一非晶硅层；通入氧气，将所述非晶硅层氧化形成二氧 化硅层；之后在形成的二氧化硅层上淀积形成第二层非晶硅层。上述方法通过非晶硅层的 氧化来形成二氧化硅层，但是，氧化过程的精度比较难以控制，使得形成的不同的非晶硅层 的厚度不均勻，影响器件性能的一致性。现有技术还公开了一种，使用化学气相沉积 (CVD)分别形成非晶硅层和氧化硅层，通过控制沉积速率和反应时间来控制形成的非晶硅 层和氧化硅层的厚度。所述非晶硅层形成过程的主要反应物为硅烷(SiH4)；所述氧化硅层 形成过程的主要反应物为硅烷和氧化氮(NOj2O)。但是，对于65nm工艺下的三维堆叠式闪 存，非晶硅层和氧化硅层的目标厚度一般都为250nm，由于上述非晶硅和氧化硅形成方法的 沉积速率较低，形成单层非晶硅和氧化硅需要数小时，对于多层非晶硅和单晶硅的叠层结 构，如8层、16层和32层，其时间消耗将变得非常巨大，为数十小时，严重影响产能。
技术实现思路
本专利技术解决的问题是提供一种，降低时间消 耗，提高产能。本专利技术提供了一种，包括使用化学气相沉积形成氧化硅层，反应物为氯代硅烷和氧自由基。可选的，所述反应物为六氯乙硅烷(Si2Cl6)和氧自由基。可选的，所述形成方法还包括在形成氧化硅层之前或者之后使用化学气相沉积形 成非晶硅层步骤，生成非晶硅的反应物为硅烷(SiH4)。可选的，所述非晶硅层和氧化硅层的形成过程是在同一温度下、同一沉积设备中 进行的。可选的，所述非晶硅层和氧化硅层形成过程的反应温度都为480至580°C。可选的，在形成所述非晶硅层之后、形成所述氧化硅层之前，在所述沉积设备中通 入氮气或惰性气体进行净化。可选的，所述净化过程的持续时间为30s至120s。可选的，形成所述氧化硅层之后、形成所述非晶硅层之前，在所述沉积设备中通入 氢气或氨气进行净化。可选的，所述净化过程的持续时间为30s至120s。可选的，所述反应物为二氯硅烷(SiH2Cl2)和氧自由基。可选的，所述形成方法还包括在形成氧化硅层之前或者之后使用化学气相沉积形 成非晶硅层步骤，生成非晶硅的反应物为乙硅烷(Si2H6)。可选的，所述非晶硅层和氧化硅层的形成过程是在同一温度下、同一沉积设备中 进行的。可选的，所述非晶硅层和氧化硅层形成过程的反应温度都为430至460°C。可选的，在形成所述非晶硅层之后、形成所述氧化硅层之前，在所述沉积设备中通 入氮气或惰性气体进行净化。可选的，所述净化过程的持续时间为30s至120s。可选的，形成所述氧化硅层之后、形成所述非晶硅层之前，在所述沉积设备中通入 氢气或氨气进行净化。可选的，所述净化过程的持续时间为30s至120s。上述公开的技术方案中，与现有技术相比，通过优化氧化硅层和非晶硅层形成过 程的反应物，将非晶硅层和氧化硅层的形成过程整合在同一温度下、同一沉积设备中进行， 减少了工艺过程的时间消耗，提高了产能。附图说明图1是三维堆叠式闪存的结构示意图；图2是现有技术非晶硅层形成过程中半导体基底的温度变化示意图；图3是现有技术氧化硅层形成过程中半导体基底的温度变化示意图；图4是本专利技术实施例的流程示意图。具体实施例方式现有技术中非晶硅层的沉积过程使用的反应物为硅烷，反应温度为560°C左右； 而氧化硅层的沉积过程使用的反应物为硅烷与氧化氮，反应温度为720°C左右，由于其反应 温度不同，因此非晶硅层和氧化硅层是在不同的沉积设备中分别进行的。半导体基底在两 个沉积设备之间反复转移，在其上交替形成非晶硅层和氧化硅层。图2和图3分别给出了非晶硅层和氧化硅层形成过程中半导体基底的温度与时间 的关系。如图2所示，所述非晶硅层的形成过程主要分为三个阶段阶段I、阶段II和阶段 III，在阶段I，所述半导体基底被加热到560°C;在阶段II，沉积形成非晶硅层；在阶段III， 将所述半导体基底降温至400°C以下，所述降温过程的原因是由于之后需要将所述半导 体基底转移至另一沉积设备中进行氧化硅层的形成过程，将半导体基底的温度降至400°C 以下，可以有效防止转移过程中已经形成的膜层发生热氧化。如图3所示，所述氧化硅层的 形成过程主要分为三个阶段在阶段IV，将所述半导体基底加热升温至720°C;在阶段V，沉 积形成氧化硅层；在阶段VI，将所述半导体基底降温至400°C以下，降温的原因与前述的阶 段III的原因类似。由于非晶硅层和氧化硅层的是在不同沉积设备中形成的，其反应温度不同，因此 需要将半导体基底进行反复的升温和降温，这部分的时间消耗并不是必要的，如图2和图3 所示，对于目标厚度为250nm的非晶硅层和氧化硅层，阶段I、阶段III、阶段IV和阶段VI 中升温和降温的过程消耗的时间约占总时间的40%左右。如果将所述发非晶硅层和氧化硅 层的形成过程整合在同一温度下、同一沉积设备中进行，就可以显著减少工艺过程的时间 消耗，提高产能。本专利技术提供了一种，将非晶硅层和氧化硅层的 形成过程整合在同一温度下、同一沉积设备中进行，减少工艺过程的时间消耗，提高产能。为使本专利技术的方法、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具 体实施方式做详细的说明。图4为本专利技术实施例的非晶硅氧化硅叠层结构形成方法的流程示意图。如图4所示，执行步骤Si，提供半导体基底。所述半导体基底的材质可以是单晶硅、多晶硅、非晶硅中的一种，所述半导体基底 的材质也可以是硅锗化合物。如图4所示，执行步骤S2，在所述半导体基底上沉积形成氧化硅层，反应物为氯代本文档来自技高网...

【技术保护点】
一种非晶硅氧化硅叠层结构的形成方法，其特征在于，包括：使用化学气相沉积形成氧化硅层，反应物为氯代硅烷和氧自由基。

【技术特征摘要】

【专利技术属性】
技术研发人员：三重野文健，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31