一种体硅MOSFET结构制造技术

本发明专利技术公开了一种体硅MOSFET结构。该结构包括：p+层（2）和n-层（3）；其中，所述p+层（2）和所述n-层（3）直接接触，n-层使用宽禁带的6H-SiC材料。该结构提高了体硅结构的抗辐照能力。相对于SOI技术而言，该结构改善了自加热效应，消除了总剂量效应，降低了成本。

【技术实现步骤摘要】
—种体硅MOSFET结构
本专利技术涉及半导体领域，具体地说是一种体硅MOSFET结构。
技术介绍
金属氧化物半导体(METAL-OXIDE-SEMICONDUCTOR，M0S)晶体管的概念，最早由Lilienfield在1930年提出。然而直到1960年，KAHNG等人才成功利用硅半导体材料制作出第一个MOS晶体管。随后的1964年，SNOW等人提出了一种采用常规方法生长高可靠氧化物的技术，使得MOS技术真正走向实用，并在随后的几十年中得到了飞速发展。现在，金属氧化物半导体场效应晶体管(METAL-OXIDE-SEMICONDUCTOR FIELD-EFFECTTRANSISTOR, M0SFET)已经成为信息产业中最重要的电子器件。以MOS技术为核心的半导体集成电路产业在过去的几十年中也取得了惊人的发展。MOS器件按比例缩小的理论在不断的缩小尺寸，该规律通常也成为恒定电场(CONSTANT ELECTRIC FIELD, CE)律。CE律使器件长沟道特性得以保证。按照该规律缩小的M0SFET，由于缩小的MOSFET面积小、速度快、功耗低，因而特别适宜于MOS大规模集成电路。但是常用体硅MOSFET在抗辐照方面性能较差，尤其单粒子事件，辐照后在器件衬底产生的电子有一部分被漏端收集，产生较大的漏端瞬态电流，这在逻辑电路中会使电路的逻辑发生翻转，产生逻辑错误。为此，引入了绝缘衬底上硅(SILICON ON INSULATOR, SOI)技术，其埋氧层较大程度减小了衬底电子被漏端收集的可能。但由于埋氧层的存在，器件中引入了大面积的二氧化硅/硅(Si02/Si)界面，导致在总剂量辐照下产生大量的陷阱和界面态，影响器件性能。同时埋氧层也阻挡了热量的散发，引入了自加热效应，且SOI技术的制造成本也比体硅技术较大。
技术实现思路
本专利技术实施例提出了 一种体硅MOSFET结构，该结构可以用于MOS器件中，用于解决现有SOI技术中存在的制造成本较大的问题。—方面,提供了一种体娃MOSFET结构,其特征在于,包括:p+层(2)和n层(3);其中，所述P+层(2)和所述n_层(3)直接接触。在本方案中，P+层2采用P+掺杂，即，重掺杂，为将n_层3全耗尽且耗尽区边界尽可能靠近n_层3，相对于SOI技术而言，降低了成本。并且，本方案中的P+层(2)和n_层(3)能够替代埋氧层，提高了抗总剂量效应能力，并解决了自加热问题。优选的，所述n_层(3)使用的材料的禁带超过硅材料的禁带宽度，S卩，所述n_层(3)使用的材料为宽禁带材料。可选的，所述n_层(3)使用的材料为碳化硅或碳化硅的同质多象变体，可选的，碳化硅的同质多象变体包括:6H-SiC、4H-SiC、和3C-SiC。经过仿真试验可知，当n_层(3)的材料为SiC时，体硅MOSFET结构的性能和SOI技术获得的MOSFET结构的性能相当，而体硅MOSFET结构的成本则比SOI技术获得的MOSFET结构要低得多。并且，n_层3使用的SiC为宽禁带材料，可很大程度阻止下方的电子越过n_层3被漏端收集，且SiC具有很高的临界位移能，在SiC材料中由辐照而产生的电子空穴对要比辐照在体硅材料中产生的电子空穴对数目少很多。优选的，所述n_层(3)的掺杂浓度为lX1015cm_3，所述P+层(2)的掺杂浓度为6 X IO18CnT3-1 X IO1W30掺杂浓度的单位是个/cm3。优选的，所述rT层(3)的厚度为5nm-10nm,所述P+层(2)的厚度为30nm_60nm。优选的，所述p+层(2)的载流子寿命T〈5Xe_8s，小于硅中载流子的寿命，可将P+低载流子寿命硅层2中产生的电子迅速消失，减小被漏端收集的可能性，进一步加固抗辐射结构。本专利技术的上述方案能够解决体硅结构的抗辐照能力差和现有SOI技术中存在的总剂量效应、自加热效应以及制造成本较大的问题，达到以下优点:可以很好的抑制单粒子辐照效应，使得由单粒子辐照导致的漏极瞬态电流比传统体硅结构降低了五倍，并且与抗辐照的SOI结构成本低，抗总剂量辐照能力高，且没有自加热效应。【附图说明】图1为根据本专利技术实施例的体硅MOSFET抗辐射加固结构的示意图；图2为根据本专利技术实施例的体娃MOSFET抗福射加固结构(radiation-hardenedbulk MOSFET)与传统体硅MOSFET (bulk M0SFET)的单粒子辐照下瞬态电流对比曲线图。【具体实施方式】下面结合附图举例对本专利技术做详细的说明:图1所示为本文提出的体硅MOSFET抗辐射加固结构。在图1中，I为p型衬底；2为P+低载流子寿命硅层；3为n_SiC层；4为p型体区；5为N+漏端；6为N+源端；7为n型LDD结构；8为栅氧层；9为多晶硅栅；10为Si3N4侧墙。从器件最下方开始，p型衬底I上方为一 P+低载流子寿命硅层2 ;p+低载流子寿命硅层2上方为一 n_层3 (也称为n—SiC层或SiC层)，该层采用碳化硅(SiC)材料；SiC层3上方，左右两侧分别为器件的源区6 (也称为N+源端)和漏区5 (也称为N+漏端)，中间为p型体区4，左右两侧为n型轻掺杂漏工艺(Lightly Doped Drain, LDD)结构7。结构中涉及到的Si/SiC和SiC/Si异质结在大量研究下已经能够成功制备，p+层的低载流子寿命也可通过在其中引入复合中心等方法来实现。随着MOSFET器件尺寸的缩小，热载流子效应对器件性能的影响愈来愈显著，经研究，LDD技术能够很好的抑制这一热载流子效应，因此LDD己经成为小尺寸CMOS的标准工艺技术。同时，为了抑制短沟道效应，本专利技术实施例提供的结构中也采用了 n型LDD结构。本专利技术实施例提供的结构中的n_SiC层3的掺杂浓度为lX1015cm_3，p型体区4的掺杂浓度为lX1018cm_3，p+低载流子寿命硅层2的掺杂浓度为6 X IO18CnT3-1 X 1019cm_3，n_SiC层3由于p型体区4和P+低载流子寿命硅层2的内建电场而完全耗尽。此处下方p层2采用P+掺杂，为将n_SiC层3全耗尽且耗尽区边界尽可能靠近n_层3，采用低载流子寿命可使P+低载流子寿命硅层中产生的电子快速消失，减少电子被漏端收集的可能。这样全耗尽的n_层就形成一个死区，起到类似SOI结构中埋氧层的作用。但全耗尽的硅层并不能像埋氧层那样绝对地阻挡下方对有源区的影响，需要加固，为此P+层2上方的n_SiC层3采用了 SiC材料。SiC材料的禁带宽度要比硅大，属宽禁带材料，当死区下方产生大量电子空穴对时，就能很大程度的阻止电子越过SiC层3被漏端收集，且SiC具有很高的临界位移能，在SiC材料中由辐照而产生的电子空穴对要比辐照在硅材料中产生的电子空穴对数目少很多，进一步增强抗辐照能力。这样，辐照产生的电子就被阻挡在SiC层3下方，被P+低载流子寿命硅层2和下方衬底I复合消失。为了证明本专利技术实施例所提供的结构的有效性，利用Silvaco Atlas对本专利技术实施例提供的结构的抗单粒子效应进行仿真，并与传统体硅结构进行对比。图2示出了单粒子福照仿真结果，其中，纵轴为漏电流(Drain Current),单位为微安(U A),横轴为瞬态时间(Transient Time)本文档来自技高网...

【技术保护点】
一种体硅金属氧化物半导体场效应管MOSFET结构，其特征在于，包括：p+层（2）和n?层（3）；其中，所述p+层（2）和所述n?层（3）直接接触。

【技术特征摘要】
1.一种体硅金属氧化物半导体场效应管MOSFET结构，其特征在于，包括:p+层(2)和n 层(3 ); 其中，所述P+层(2)和所述n_层(3)直接接触。2.根据权利要求1所述的结构，其特征在于，所述n_层(3)使用的材料的禁带宽度大于硅材料的禁带宽度。3.根据权利要求1所述的结构，其特征在于，所述n_层(3)使用的材料为碳化硅SiC或碳化硅的同质多象变体。4.根据权利要求3所述的结构，其特征在于，所述碳化硅的同质多象变体包括以下之一:6H-SiC、4...

【专利技术属性】
技术研发人员：王颖，贺晓雯，曹菲，邵雷，
申请(专利权)人：哈尔滨工程大学，
类型：发明
国别省市：