一种横向高压超结功率半导体器件制造技术

本发明专利技术涉及功率半导体技术，具体的说是涉及一种电荷补偿的横向高压超结功率半导体器件。本发明专利技术的横向高压超结功率半导体器件，在P型衬底层表面覆盖一层N型电荷补偿层的结构，N型电荷补偿层有多种掺杂方式，包括均匀掺杂、线性掺杂及离散掺杂等。线性掺杂可以使衬底辅助耗尽作用明显减小。本发明专利技术的有益效果为，在线性掺杂的基础上使用注入选择函数对掺杂浓度进行调整得到一种优化的掺杂方式，其充分考虑理想衬底条件以及等效衬底本身的电荷平衡条件，可以更好地克服衬底辅助耗尽作用的影响，使超结LDMOS得到最优的耐压性能。本发明专利技术尤其适用于横向高压超结功率半导体器件。

【技术实现步骤摘要】
【专利摘要】本专利技术涉及功率半导体技术，具体的说是涉及一种电荷补偿的横向高压超结功率半导体器件。本专利技术的横向高压超结功率半导体器件，在P型衬底层表面覆盖一层N型电荷补偿层的结构，N型电荷补偿层有多种掺杂方式，包括均匀掺杂、线性掺杂及离散掺杂等。线性掺杂可以使衬底辅助耗尽作用明显减小。本专利技术的有益效果为，在线性掺杂的基础上使用注入选择函数对掺杂浓度进行调整得到一种优化的掺杂方式，其充分考虑理想衬底条件以及等效衬底本身的电荷平衡条件，可以更好地克服衬底辅助耗尽作用的影响，使超结LDMOS得到最优的耐压性能。本专利技术尤其适用于横向高压超结功率半导体器件。【专利说明】一种横向高压超结功率半导体器件
本专利技术涉及功率半导体技术，具体的说是涉及一种电荷补偿的横向高压超结功率半导体器件。
技术介绍
随着半导体技术的迅速发展，功率MOSFET器件以其驱动功率小、开关速度快、无二次击穿、负温度系数以及热稳定性良好等优点得到了广泛应用。但在高压应用时，传统的功率 MOSFET 的比导通电阻 Rtm, sp (Specific On-resistance)随击穿电压 BV(BreakdownVoltage)的2.5次方增加,这阻碍了器件的发展。超结SJ(Super Junction)结构的提出打破了传统MOSFET的理论极限，在保持功率MOS所有优点的同时，又有着较低的导通损耗。横向双扩散金属氧化物半导体LDMOS(Lateral Double-diffused M0SFET)器件是高压集成电路 HVIC (High Voltage Integrated Circuit)和功率集成电路 PIC (PowerIntegrated Circuit)的关键组成部分。其主要特点在于沟道区和漏区之间加入了一段相对较长的轻掺杂漂移区，该漂移区掺杂类型与漏端一致，可以起到分担击穿电压的作用。超结LDMOS器件是一种改进的LDM0S，即将LDMOS中沟道区和漏区之间与漏端掺杂类型一致的轻掺杂漂移区用一组交替排布且浓度较高的N型条区和P型条区构成的超结结构所取代，在漏端偏置时，通过N/P条之间相互辅助耗尽，理想状态下实现N/P条电荷平衡，从而在漂移区表面得到均匀的电场分布。同时由于N型区高掺杂，因此导通时N区的电导率很大，使得Rm, sp得到了很好的改善。不过相比纵向超结器件，由于横向超结器件被做在一定电阻率的衬底上，表面超结区受到纵向电场的影响，耗尽后的P衬底会引入受主负电荷使超结中的P条区不能完全耗尽，导致表面超结电荷失衡，从`而使击穿电压急剧降低，即所谓的衬底辅助耗尽效应。为了解决衬底辅助耗尽效应导致横向超结器件N/P条电荷失衡的问题，本专利技术提出一种电荷补偿的横向高压功率半导体器件，在P型衬底层和超结层之间引入N型电荷补偿层，将补偿层与P型衬底视为有效衬底建立模型，在对LDMOS衬底耗尽区边界做一维近似时得出电荷补偿层最佳掺杂方式为线性掺杂，考虑实际条件，在线性掺杂的基础上利用注入选择函数对掺杂浓度进行调整，得到电荷补偿层最优的掺杂方式。此种掺杂方式能够克服衬底辅助耗尽作用的影响，使横向超结器件耐压效果得到显著提升。
技术实现思路
本专利技术所要解决的，就是针对上述问题，提出一种横向高压超结功率半导体器件。本专利技术解决上述技术问题所采用的技术方案是:一种横向高压超结功率半导体器件，其元胞结构包括P型衬底1、N型条区3、P型条区4、P型体区5、N型重掺杂源区6、P型重掺杂区体区7、栅氧化层8、N+漏极区域9、漏极接触电极10、多晶硅栅11、源极接触电极12和衬底接触电极13 ;所述N型条区3和P型条区4沿P型衬底I上表面纵向交错排列构成超结结构，所述P型体区5设置在P型衬底I上表面的一端并与超结结构连接，所述N+漏极区域9设置在超结结构上远离P型体区5的一端，所述漏极接触电极10设置在N+漏极区域9的上表面；所述N型重掺杂源区6和P型重掺杂区体区7设置在P型体区5中并相互独立；所述源极接触电极12设置在P型重掺杂区体区7的上表面，所述栅氧化层8设置在P型体区5的上表面和部分N型重掺杂源区6的上表面；所述多晶硅栅11设置在栅氧化层8的上表面；所述衬底接触电极13设置在P型衬底I的下表面；其特征在于，还包括N型电荷补偿层2，所述N型电荷补偿层2设置在P型衬底1、N型条区3和P型体区5之间，N型电荷补偿层2的下表面与P型衬底I的上表面连接、上表面与N型条区3和P型体区5的下表面连接。本专利技术总的技术方案，通过在P型衬底I上面覆盖了一层厚度均匀的N型电荷补偿层2。器件正向导通时，补偿层电荷从源端到漏端与超结的重掺杂N型条区一起构成导电区，即器件的比导通电阻Rm, sp是电荷补偿层电阻和重掺杂的超结电阻的并联，相比传统的期间结构，Rm,sp得到降低。反向时，横向耐压主要由超结的N/P条区承担，在优化的条件下，电荷补偿层对N/P条的电荷失衡进行补偿，衬底辅助耗尽作用得到明显的抑制，此时由于N/P条近似完全耗尽，横向电场类似矩形分布，从而使横向耐压能力得到增强。同时，电荷补偿层与衬底构成了 N/Psub结纵向耐压结构，使体内电场增强，器件的纵向耐压也得到了提闻。具体的，所述N型电荷补偿层2为通过均匀掺杂、线性掺杂和离散掺杂中的一种掺杂方式形成。本专利技术的有益效果为，通过在P型衬底层表面覆盖一层优化掺杂的N型电荷补偿层，优化掺杂的补偿层结构充分考虑理想衬底条件以及等效衬底本身的电荷平衡条件，可以克服衬底辅助耗尽作用对器件超结结构N/P条电荷失衡的不利影响，提高器件耐压，同时降低器件比导通电阻。【专利附图】【附图说明】图1是传统横向高压超结功率半导体器件结构图；图2是本专利技术的横向高压超结功率半导体器件结构图；图3是本专利技术的横向高压超结功率半导体器件模型图；图4是本专利技术的横向高压超结功率半导体器件在漏端带有N缓冲区时的结构图；图5是本专利技术的横向高压超结功率半导体器件结构图，其衬底材料为SOI衬底，埋氧层做在硅衬底上，电荷补偿层位于在埋氧层的上表面；图6是本专利技术的横向高压超结功率半导体器件超结N/P条之间使用介质隔离时的结构图；图7是本发的横向高压超结功率半导体器件应用到LIGBT(LateralInsulated-gate Bipolar Transistor)时的结构图；图8是本专利技术的横向高压超结功率半导体器件的一个示例，其电荷补偿层分别优化、线性、均匀掺杂时AA’曲线上电场与常规结构横向高压超结功率半导体器件电场对比图；图9为本专利技术的横向高压超结功率半导体器件补偿层电荷分别在优化、线性、均匀分布条件下的击穿电压与N/P非平衡浓度关系及常规横向高压超结功率器件的击穿电压与N/P非平衡浓度关系对比图；图10是本专利技术的横向高压超结功率半导体器件优化补偿层电荷实现工艺原理图。【具体实施方式】 下面结合附图，详细描述本专利技术的技术方案:如图1所示，为传统的横向高压超结功率半导体器件，其元胞结构包括P型衬底1、N型条区3、P型条区4、P型体区5、N型重掺杂源区6、P型重掺杂区体区7、栅氧化层8、N+漏极区域9、漏极接触电极10、多晶硅栅11、源极接触电极12和衬底接触电极13 ;所述N型条区3和P型条区4沿P型衬底I上表面纵向交错排列构成超结结构，所述P型体区本文档来自技高网...

【技术保护点】
一种横向高压超结功率半导体器件，其元胞结构包括P型衬底(1)、N型条区(3)、P型条区(4)、P型体区(5)、N型重掺杂源区(6)、P型重掺杂区体区(7)、栅氧化层(8)、N+漏极区域(9)、漏极接触电极(10)、多晶硅栅(11)、源极接触电极(12)和衬底接触电极(13)；所述N型条区(3)和P型条区(4)沿P型衬底(1)上表面纵向交错排列构成超结结构，所述P型体区(5)设置在P型衬底(1)上表面的一端并与超结结构连接，所述N+漏极区域(9)设置在超结结构上远离P型体区(5)的一端，所述漏极接触电极(10)设置在N+漏极区域(9)的上表面；所述N型重掺杂源区(6)和P型重掺杂区体区(7)设置在P型体区(5)中并相互独立；所述源极接触电极(12)设置在P型重掺杂区体区(7)的上表面，所述栅氧化层(8)设置在P型体区(5)的上表面和部分N型重掺杂源区(6)的上表面；所述多晶硅栅(11)设置在栅氧化层(8)的上表面；所述衬底接触电极(13)设置在P型衬底(1)的下表面；其特征在于，还包括N型电荷补偿层(2)，所述N型电荷补偿层(2)设置在P型衬底(1)、N型条区(3)和P型体区(5)之间，N型电荷补偿层(2)的下表面与P型衬底(1)的上表面连接、上表面与N型条区(3)和P型体区(5)的下表面连接，将终端区域n型缓冲层10与p型集电区11完全隔离。...

【技术特征摘要】

【专利技术属性】
技术研发人员：乔明，章文通，黄军军，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：