ＭＯＳ晶体管及其制造方法技术

一种ＭＯＳ晶体管及其制造方法，所述制造方法包括：提供半导体衬底，所述半导体衬底上依次形成有栅极介质层和栅电极，所述栅电极具有第一侧和第二侧，所述栅电极第一侧的半导体衬底为源区，第二侧的半导体衬底为漏区；对所述漏区进行轻掺杂注入、对所述源区进行源极注入，分别形成轻掺杂漏极和源极；在所述栅极介质层上栅电极的两侧形成侧墙；对所述漏区进行漏极注入，形成漏极。本发明专利技术通过对ＭＯＳ晶体管标准工艺的局部调整，仅在漏极形成ＬＤＤ结构，由此降低了导电沟道的电阻，加长了导电沟道长度，减轻了短沟道效应，提高了器件反应速度和整体的电性能。

【技术实现步骤摘要】

本专利技术涉及半导体制造工艺，特别涉及一种MOS晶体管及其制造方法。
技术介绍
随集成电路集成度的提高，器件尺寸逐步按比例缩小，目前特征尺寸已达到32nm 量级。金属氧化物半导体场效应管(M0Q是最常见的半导体器件，是构成各种复杂电路的 基本单元。MOS晶体管基本结构包括三个主要区域源极(source)、漏极(drain)和栅电极 (gate)。其中源极和漏极是通过高掺杂形成的，根据器件类型不同，可分为η型掺杂(NMOS) 和P型掺杂(PMOS)。在器件按比例缩小的过程中，漏极电压并不随之减小，这就导致源/漏极间的沟 道区电场的增大，在强电场作用下，电子在两次碰撞之间会加速到比热运动速度高许多倍 的速度，由于动能很大而被称为热电子，从而引起热电子效应(hot electron effect) 0该 效应属于器件的小尺寸效应，会引起热电子向栅介质层注入，形成栅电极电流和衬底电流， 影响器件和电路的可靠性。为了克服热电子效应，有多种对MOS晶体管结构的改进方法，例如双注入结构、 埋沟结构、分立栅结构、埋漏结构等；其中研究得较多且实用价值较大的一种是轻掺杂漏 (lightly doped drain =LDD)结构。轻掺杂漏结构的作用是降低电场，可以显著改进热电 子效应。尽管LDD结构对降低热电子效应有显著的作用，但也存在一些缺点。比如导致源/ 漏极间的电阻增大，使饱和电流降低，进而引起器件反应速度下降。另外，LDD结构还使MOS 晶体管制造工艺更为复杂。现有集成工艺中，如图1 图4所示，MOS晶体管的制造主要包括以下流程参考 图1，首先在半导体衬底100上形成栅电极介质层110和栅电极120 ；参考图2，然后对源区 130和漏区140进行LDD离子注入，并通过退火工艺使注入离子在衬底内扩散；参考图3，之 后形成侧墙150，再进行源/漏极注入，最后形成如图4所示的器件结构。在以上工艺中， LDD结构分别形成于源区和漏区，而且由于退火作用，使有效沟道长度远小于栅电极的物理 宽度，容易造成短沟道效应。公开号为20040150014的美国专利申请在MOS晶体管结构中取消了 LDD结构以避 免其各项副作用，但需要对工艺过程和参数作较大调整，对实际生产造成一定难度。为提高MOS晶体管的性能，需要开发一种新的制造工艺，在不提高工艺复杂性的 情况下，减轻或消除LDD结构引起的各项副作用。
技术实现思路
本专利技术解决的问题是提供一种MOS晶体管及其制造方法，降低LDD结构带来的不 良影响，提高MOS晶体管的电学性能。为解决上述问题，本专利技术提供了一种MOS晶体管的制造方法，包含下列步骤提供半导体衬底，所述半导体衬底上依次形成有栅极介质层和栅电极，所述栅电 极具有第一侧和第二侧，所述栅电极第一侧的半导体衬底为源区，第二侧的半导体衬底为 漏区；对所述漏区进行轻掺杂注入、对所述源区进行源极注入，分别形成轻掺杂漏极和 源极；在所述栅极介质层上栅电极的两侧形成侧墙；对所述漏区进行漏极注入，形成漏极。可选的，所述对漏区进行轻掺杂注入包括在所述半导体衬底上形成第一光刻胶 层；图形化所述第一光刻胶层，定义出漏区形状；以所述第一光刻胶层为掩膜进行轻掺杂 注入，之后去除所述第一光刻胶层。可选的，对所述源区进行源极注入包括在所述半导体衬底上形成第二光刻胶层； 图形化所述第二光刻胶层，定义出源区形状；以所述第二光刻胶层为掩膜进行源极注入，之 后去除所述第二光刻胶层。可选的，对所述漏区进行漏极注入包括在所述半导体衬底上形成第三光刻胶层； 图形化所述第三光刻胶层，定义出漏区形状；以所述第三光刻胶层为掩膜进行漏极注入，之 后去除所述第三光刻胶层。可选的，所述轻掺杂离子注入剂量为IO12 1013/Cm2数量级。可选的，所述源极注入的剂量为IO14 1015/cm2数量级。可选的，所述漏极注入的剂量为IO14 1015/cm2数量级。可选的，所述轻掺杂注入、源极注入、漏极注入的离子类型为砷或锑。可选的，所述轻掺杂注入、源极注入、漏极注入的离子类型为硼。可选的，所述栅极介质层的材料为二氧化硅。为解决上述问题，本专利技术还提供了一种MOS晶体管，包括半导体衬底；栅极介质层和栅电极，依次形成于所述半导体衬底上；侧墙，形成于所述栅电极的两侧；源极，形成于所述栅电极一侧的半导体衬底内；漏极，形成于所述栅电极另一侧的半导体衬底内；轻掺杂漏结构，所述轻掺杂漏结构仅形成于所述漏极内。可选的，所述轻掺杂离子注入剂量为IO12 1013/Cm2数量级。可选的，所述源极注入的剂量为IO14 1015/cm2数量级。可选的，所述漏极注入的剂量为IO14 1015/cm2数量级。与现有技术相比，上述技术方案具有以下优点通过在MOS晶体管标准工艺基础 上的局部调整，仅在漏极形成LDD结构，在源极没有形成LDD结构，由此降低了导电沟道的 电阻，加长了导电沟道长度，减轻了短沟道效应，提高了器件反应速度和整体的电性能。另外，上述技术方案对工艺流程仅作局部调整，对产能和成本不会有较大影响。附图说明图1至图4是现有工艺MOS晶体管制造方法的剖面结构示意图5是本专利技术实施方式的MOS晶体管制造方法的流程示意图；图6至图11是本专利技术实施例的NMOS晶体管制造方法的剖面结构示意图。具体实施例方式为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术 的具体实施方式做详细的说明。在以下描述中阐述了具体细节以便于充分理解本专利技术。但是本专利技术能够以多种不 同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类 似推广。因此本专利技术不受下面公开的具体实施的限制。本专利技术提供的方法不仅适用于MOS晶体管的制造，也适用于集成的MOS晶体管电 路，特别是特征尺寸在130nm以下的MOS晶体管电路。所述MOS晶体管可以是CMOS中的 PMOS晶体管或NMOS晶体管。现有的MOS晶体管制造工艺在源极和漏极都形成LDD结构，由于LDD结构的掺杂 浓度低，电阻相对较高，因此导电沟道的电阻较高，导致RC延迟增加，降低了 MOS晶体管的 反应速度，影响了器件性能。另外，由于源/漏极都存在LDD结构，其横向扩散会导致有效 沟道长度的缩短，造成短沟道效应，引起击穿电压降低、沟道漏电增加等不良结果。专利技术人发现，一般情况下源极所加电压均不太高，通常为接地，因此在源区一侧的 电场强度有限，没有必要形成LDD结构。如仅在漏极形成LDD结构，可以一定程度上降低沟 道电阻，并增大沟道长度。由于目前的集成工艺中，形成LDD结构的过程是对源/漏极同时进行离子注入，所 以LDD结构在源漏极都存在。为此，基于现有的MOS晶体管工艺流程，对其作局部的调整， 仅在漏极形成LDD结构，以便在不明显影响工艺复杂性的情况下，提高所形成的MOS晶体管 的器件性能。关于对MOS标准工艺的工艺流程调整，图5标示出了本专利技术的一个具体实施方式 的流程示意图。如图5所示，执行步骤S510，提供半导体衬底，所述半导体衬底上依次形成 有栅极介质层和栅电极，所述栅电极具有第一侧和第二侧，所述栅电极第一侧的半导体衬 底为源区，第二侧的半导体衬底为漏区；执行步骤S520，对所述漏区进行轻掺杂注入，对所 述源区进行源极注入，分别形成轻掺杂漏极和源本文档来自技高网...

【技术保护点】
一种ＭＯＳ晶体管的制造方法，其特征在于，包括：提供半导体衬底，所述半导体衬底上依次形成有栅极介质层和栅电极，所述栅电极具有第一侧和第二侧，所述栅电极第一侧的半导体衬底为源区，第二侧的半导体衬底为漏区；对所述漏区进行轻掺杂注入、对所述源区进行源极注入，分别形成轻掺杂漏极和源极；在所述栅极介质层上栅电极的两侧形成侧墙；对所述漏区进行漏极注入，形成漏极。

【技术特征摘要】

【专利技术属性】
技术研发人员：李奉载，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]