晶边蚀刻设备及其相关的晶片平坦化方法技术

一种晶边蚀刻设备及其相关的晶片平坦化方法。本发明专利技术的晶边蚀刻设备包含有晶片防护掩模，且晶片防护掩模覆盖晶片的部分表面。晶片上定义有中央区域与环绕该中央区域的晶边区域。前述晶片防护掩模包含有中央遮蔽区以及至少一晶边遮蔽区。中央遮蔽区全面覆盖晶片的中央区域，而晶边遮蔽区从中央遮蔽区的外缘向外延伸而出，覆盖晶片的部分晶边区域，并且暴露出晶边区域的其余部分。

【技术实现步骤摘要】

本专利技术涉及一种，尤指 一种利 用晶边蚀刻设备进行的晶片平坦化方法。
技术介绍
在半导体装置的制作过程中，往往需要利用许多的多晶硅层、金属内连 线层以及低介电材料层等材料来形成所需的半导体装置或集成电路。然而一 般而言，晶片上所沉积的膜层往往具有厚度不均的问题或是表面水平高度不一的问题，使集成电路的表面呈现高低起伏的陡峭形貌(severe topography ), 增加后续在进行图案转移(pattern transfer)工艺、化学才几械抛光(chemical mechanical polishing, CMP )工艺或其他膜层沉积工艺时的困难。所以在进 入深亚微米的半导体工艺之后，半导体业者大多会使用平坦化效果优选的 CMP工艺来均匀地研磨半导体芯片上具有不规则表面的目标薄膜层(target thin film),使半导体芯片在经过CMP工艺后能够具有平坦且规则的表面， 达到半导体芯片表面的全面平坦化，以确保后续工艺的成品率。以已知工艺而言，这种膜层厚度不均的问题在晶边(wafer bevel)附近 尤其明显，且往往会导致晶边附近的晶片特别厚。即使于沉积工艺之后可以 再进行CMP工艺，但由于晶边处的厚膜会阻碍CMP工艺的研磨浆料分布并 且影响研磨垫接触时的应力分布，而且已知CMP机台本身也有其作用的限 制，因此这时的CMP工艺实际上无法有效控制晶片边缘的形貌(edge topography),使得晶片边缘仍旧会呈现出陡峭的侧视轮廓(profile )。请参照图1,其绘示的是已知方法所形成的晶片的膜层厚度关系示意图。 其中，示意图的横坐标表示的是晶片各部分至晶片圆心的距离，示意图的纵 坐标表示晶片的膜层厚度，而图1所示的晶片经过内层介电(inter-layer dielectric, ILD )层沉积工艺、CMP工艺与晶边清洗(wafer bevel rinse, WBR) 后的膜厚状况。如图l所示，晶边的膜厚与中央区域的膜厚可能会相差800 埃(angstrom)。较厚的晶边不但会影响CMP工艺的作用，而且晶片边缘附近容易产生许多边缘缺陷(defect)。这些边缘缺陷可能会影响后续工艺的进 行，使得后续所制作的装置或结构也具有缺陷。举例来说，对于接触插塞的 形成工艺而言，当进行接触窗的蚀刻工艺时，由于晶边处的膜厚较深，因此 会导致晶边处的接触窗蚀刻不足，使得接触插塞不会与下方元件电连接，而 形成开路(open)缺陷。另一方面，晶片边缘附近的边缘缺陷也可能会直接 影响后续的蚀刻工艺或其他沉积工艺，例如当晶边处的膜厚越深时，蚀刻工 艺通常会产生越多不理想的结核(nodule)现象。有鉴于此，已知膜层制作方法会导致产品晶片不易通过晶片可接受度测 试(wafer acceptance test, WAT)而降低产率(yield),仍待进一步改善。如 何制作出具有良好厚度与表面形貌的膜层仍是该领域所致力解决的一大课 题。
技术实现思路
因此本专利技术的主要目的之一在于提供一种晶边蚀刻设备，以提升产品成 品率并避免蚀刻时产生标记辨识不清的问题。根据本专利技术的一实施例，本专利技术提供一种晶边蚀刻设备，其包含有晶片 防护掩模(wafer-protecting mask )，且晶片防护掩才莫覆盖晶片的部分表面。 晶片上定义有中央区域与环绕该中央区域的晶边区域。前述晶片防护掩模包 含有中央遮蔽区以及至少一晶边遮蔽区。中央遮蔽区全面覆盖晶片的中央区 域，而晶边遮蔽区从中央遮蔽区的外缘向外延伸而出，覆盖晶片的部分晶边 区域，并且暴露出晶边区域的其余部分。根据本专利技术的另一优选实施例，本专利技术另提供一种平坦化晶片的方法。 首先，提供至少一晶片。晶片包含有基底与至少一位于该基底上的介电层， 且晶片上定义有中央区域与环绕该中央区域的晶边区域。之后进行晶边蚀刻 工艺，晶边蚀刻工艺不蚀刻晶片的中央区域与部分晶边区域，而蚀刻位于该 晶边区域的其余部分的介电层。接着，再对晶片进行化学机械抛光工艺。为了更近一步了解本专利技术的特征及
技术实现思路
，请参阅以下有关本专利技术的 详细说明与附图。然而附图仅供参考与辅助说明用，并非用来对本专利技术加以 限制。附图说明图1绘示的是已知方法所形成的晶片的膜层厚度关系示意图。图2、 3、 4、 5、 6、 7和8为本专利技术第一优选实施例平坦化晶片的方法 示意图。图9与图IO为本专利技术第二优选实施例平坦化晶片的方法示意图。 图11为本专利技术第三优选实施例晶边蚀刻工艺的遮蔽状况示意图。 图12绘示的是本专利技术第四优选实施例平坦化晶片IO的方法示意图。 附图标记说明10晶片10a:上表面10b:下表面12:基底14介电层16:中央区域18晶边区域20:晶片标记22激光编码24:定位缺口40晶边蚀刻i殳备42:蚀刻反应室44第一晶片防护掩模46:中央遮蔽区48晶边遮蔽区50:第一挡块50a:浮义载表面52:第一护环54第一突出部60:第二挡块62第二护环64:第一电极66第二电极68:蚀刻气体提供管70蚀刻气体140晶边蚀刻i殳备144第二晶片防护掩模146中央遮蔽区148晶边遮蔽区150第一挡块152第一护环154:第二突出部160第二挡块162第二护环202喷嘴204非蚀刻流体240晶边蚀刻i殳备244晶片防护掩才莫具体实施例方式请参阅图2至图8，图2至图8为本专利技术第一优选实施例平坦化晶片10 的方法示意图，其中相同的元件或部位沿用相同的符号来表示。需注意的是 附图仅以说明为目的，并未依照原尺寸作图。首先参考图2,其绘示的是晶片IO的底视示意图。如图2所示，提供至少一晶片10。晶片IO上定义有中 央区域16,以及环绕中央区域16、位于晶片IO的边缘且宽约数毫米的晶边 区域(bevel region) 18。以12英寸晶片为例，晶边区域18的宽度约介于1 毫米至3毫米(mm)之间，例如为2毫米。晶片10包含有基底12，基底 12内可包含有至少一半导体元件(未显示)，例如集成电路的部分元件，且 基底12的晶边区域18中可设置有多个晶片标记20,例如晶片标记20可包 含有激光编码(laser code) 22、定位缺口 24、定位记号(未显示)、对准标 记(未显示)或是任何待保护的元件。激光编码22可供辨识装置来辨识晶 片10,可包含晶片的批次编号以及晶片身份辨识号码等讯息，其通常是以激 光方式烧结在晶片IO的表面，而定位缺口 24可用于各式半导体工艺中固定 晶片IO的坐标。图3绘示的是晶片10的剖视示意图。如图3所示，接着可利用沉积工 艺、镀膜工艺或旋涂工艺等方式于基底12上形成至少一介电层14。根据晶 片IO的整体轮廓，晶片IO具有上表面(top surface) 10a与下表面(bottom surface) 10b。晶片10的半导体元件通常设置于晶片10的上表面10a邻近 处，以定义出多个管芯，而晶片标记20可设置于晶片10的下表面10b,未 被介电层14所覆盖。于此实施例中，介电层14为待研磨的材料层，而位于 晶边区域18中的介电层14可能比位于中央区域16中的介电层14更厚。此 外，介电层14可为ILD层，直接覆盖于晶片10的半导体元件上，然本专利技术 的晶边蚀刻方法并未局限于用于蚀刻ILD层，而可应用于任何需进行晶边蚀 刻的材料本文档来自技高网...

【技术保护点】
一种晶边蚀刻设备，包含有：　晶片防护掩模，覆盖晶片的部分表面，其中该晶片上定义有中央区域与环绕该中央区域的晶边区域，而该晶片防护掩模包含有：　中央遮蔽区，全面覆盖该晶片的该中央区域；以及　至少一晶边遮蔽区，从该中央遮蔽区的 外缘向外延伸而出，覆盖该　晶片的部分该晶边区域，并且暴露出该晶边区域的其余部分。

【技术特征摘要】
1.一种晶边蚀刻设备，包含有晶片防护掩模，覆盖晶片的部分表面，其中该晶片上定义有中央区域与环绕该中央区域的晶边区域，而该晶片防护掩模包含有中央遮蔽区，全面覆盖该晶片的该中央区域；以及至少一晶边遮蔽区，从该中央遮蔽区的外缘向外延伸而出，覆盖该晶片的部分该晶边区域，并且暴露出该晶边区域的其余部分。2. 如权利要求1所述的晶边蚀刻设备，其中该晶边区域的宽度介于1 毫米至3毫米之间。3. 如权利要求1所述的晶边蚀刻设备，其中该晶片防护掩模的该晶边遮 蔽区从该中央遮蔽区的外缘向外延伸至该晶片的圓周。4. 如权利要求1所述的晶边蚀刻设备，其中该晶片具有至少一晶片标 记，设置于该晶片的下表面并且位于该晶边区域中。5. 如权利要求4所述的晶边蚀刻设备，其中该晶片防护掩模的该晶边遮 蔽区覆盖该晶片的该晶片标记。6. 如权利要求5所述的晶边蚀刻设备，其中该晶片标记包含有激光编码。7. 如权利要求1所述的晶边蚀刻设备，其中该晶片包含有至少一半导体 元件与至少 一 晶片标记，该半导体元件位于该中央区域中且邻近该晶片的上 表面，且该晶片标记设置于该晶片的上表面并且位于该晶边区域中。8. 如权利要求7所述的晶边蚀刻设备，其中该晶片防护掩模的该晶边遮 蔽区;￡盖该晶片的该晶片标i己。9. 如权利要求1所述的晶边蚀刻设备，其中该晶片防护掩模包含有挡 块、护环与至少一突出部，该护环环绕于该挡块周围，且该突出部从该护环 的外缘向外延伸而出。10. 如权利要求9所述的晶边蚀刻设备，其中该晶片防护掩模的该中央 遮蔽区由该挡块与该护环所构成，且该晶片防护掩才莫的该...

【专利技术属性】
技术研发人员：游岱恒，李志岳，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]