半导体结构和形成方法技术

本发明专利技术涉及半导体结构和形成方法。提供一种具有低于４．２的介电常数的介电帽盖层，其呈现比常规介电帽盖层更高的对ＵＶ和／或Ｅ束辐射的机械和电稳定性。并且，该介电帽盖层在经受沉积后处理时保持一致的压缩应力。该介电帽盖层包括三层介电材料，其中这些层中的至少一层具有良好的抗氧化性，对导电金属扩散有抵抗性，并且在至少ＵＶ固化时呈现高机械稳定性。该低ｋ介电帽盖层还包括含氮层，该含氮层包含电子施主和双键电子。该低ｋ介电帽盖层还呈现高压缩应力和高模量，且在沉积后的固化处理之下稳定，这导致较少的膜和器件开裂以及改善的器件可靠性。

【技术实现步骤摘要】

本专利技术一般而言涉及集成电路(IC)芯片，更具体而言，涉及用于后段制程(BEOL) 互连结构，尤其是包括在超低k介电常数的介电材料内嵌入的Cu的BEOL互连结构的介电帽。
技术介绍
通常，半导体器件包括多个电路，所述电路形成了制造在半导体衬底上的IC。信号 路径的复杂网络通常被布线为连接在半导体衬底表面上分布的元件。这些信号的跨过器件 的有效布线需要形成多级或多层体系，例如，单和双镶嵌互连结构。在典型的互连结构内， 金属过孔垂直于半导体衬底延伸，而金属线路平行于半导体衬底延伸。在常规互连结构中，使用铝和铝合金作为互连冶金以向和从器件的BEOL层中的 器件提供电连接。虽然基于铝的冶金在过去已是用作金属互连的选择材料，但随着用于IC 芯片的电路密度和速度增加且器件尺寸减小到纳米尺度，铝不再满足要求。由此，在纳米电 子器件中采用铜和铜合金作为基于铝的冶金的替代品，这是因为与基于铝的冶金相比，基 于Cu的冶金具有较低的电阻率和较低的对电迁移失效的敏感性。使用基于铜的冶金的一个挑战在于，随着处理步骤的继续，铜容易扩散到周围的 介电材料中。为了抑制铜扩散，可以通过采用保护性阻挡层来隔离含铜互连。例如，这样的 阻挡层包括具有纯的形式、合金化的形式或氮化物的形式的钽、钛或钨的导电扩散阻挡衬 里。沿着含铜互连结构的侧壁和底部设置这些常规阻挡层。除了使用这样的导电扩散阻挡衬里之外，典型地至少在互连结构的铜表面上设置 帽盖层。诸如氮化硅的介电帽盖层已被最广泛用于覆盖金属互连结构的上表面。最近，已 使用包括例如CoWP的无机帽盖层作为金属互连帽盖层。利用如上所述的铜金属化和帽盖层的常规互连结构典型地包括下衬底，该下衬底 可包含诸如晶体管的逻辑电路元件。级间电介质(ILD)覆盖在衬底上。过去的互连结构中 的ILD典型地由二氧化硅构成。然而，在最近和更先进的互连结构中，ILD优选为SiCOH电 介质或具有小于或等于3. 0的介电常数的聚合物热固性材料。在衬底与ILD之间设置粘附 促进剂。例如，可以在ILD顶部上可选地形成诸如氮化硅硬掩模的硬掩模。还可以将该硬 掩模称为抛光停止层。在ILD内嵌入至少一种导电材料。该导电材料在先进的互连结构中 典型地为铜，但可替代地，可以为铝或其他导电材料。当导电材料为铜时，典型地在ILD与 铜冶金之间设置如上所述的扩散阻挡衬里。导电材料的上表面典型地与硬掩模(如果存在)的上表面或ILD (如果不存在硬 掩模)的上表面共面。然后典型地在导电材料和硬掩模(如果存在)或ILD(如果不存在 硬掩模)上设置如上所述的帽盖层。帽盖层起扩散阻挡层的作用，以防止诸如Cu的导电材 料扩散到周围的ILD中。与等离子体增强(PE)化学气相沉积(CVD)膜相比，高密度等离子体(HDP)CVD帽 盖层提供更好的电迁移保护，这是因为HDP CVD膜更容易使金属原子(例如铜原子)沿帽4盖层中的互连表面的移动停止。最近，用于BEOL互连的超低介电常数材料(即，k等于或低于3.0)的使用已转向 低k两相多孔SiCOH或聚合物热固性介电材料。这些介电材料需要使用后固化步骤，该后 固化步骤使用紫外(UV)或电子束(E束)辐射。例如，该后固化UV辐射引起帽盖层中的拉 伸应力变化。特别地，UV曝光将多数现有技术帽盖层的应力从优选的压缩应力改变为较不 优选地拉伸应力。此外，UV曝光使得现有技术帽盖层开裂，并且会出现帽盖层与超低介电常 数的介电材料之间的粘附问题。帽盖层的任何开裂都会导致金属通过裂缝扩散到ILD中， 导致在帽盖层之下形成金属节结。这样的金属节结会导致由相邻互连线路之间的电流泄漏 引起的短路。UV和/或E束辐射还会导致其他损伤，例如，增加拉伸应力，特别地在随后的电介 质沉积、金属化以及化学机械抛光期间在构图的互连线路之上形成分层和缩孔(blister)。 此外，在先进的纳米电子器件中减小电容的需求也要求帽盖层的总介电常数降低为低于氮 化硅的介电常数(k 7. 0)和氮化硅碳(SiCN，k 5. 5)帽盖层的介电常数。另外，多数为拉伸介电膜的超低k多孔P-SiCOH的使用要求帽盖层必须保持高压 缩应力，以平衡沉积后的和在随后的UV/E束/热处理步骤时的较厚的p-SiCOH ILD中的拉 伸应力。此外，这些帽盖层的沉积必须不引起对超低介电常数介电膜和与帽盖层接触的金 属表面的任何随后的化学或电学损伤。否则，对超低介电常数介电膜和金属表面的损伤会 引起随后的制造步骤的劣化以及对器件性能、产率和可靠性的工艺集成控制的劣化。
技术实现思路
在本专利技术的一方面中，描述了一种介电帽盖层，其具有与常规使用的氮化硅和氮 化硅碳相比更低的低介电常数以及与上述介电帽盖层相比更高的对UV和/或E束辐射的 机械和电学稳定性。该介电帽盖层在沉积后的固化步骤时保持压缩应力，并不引起对接触 沉积表面的损伤。上述介电帽盖层包括具有约4. 0或更低的介电常数的三层介电材料，其中这些层 中的至少一层具有良好的抗氧化性，对金属扩散有抵抗性，并且在至少UV固化之下呈现高 机械稳定性。所述介电帽盖层还包括含氮层。所述介电帽盖层还呈现高压缩应力(400MPa 或更高的量级)和高模量(30GPa或更高的量级)，且在沉积后的固化处理下稳定，这导致较 少的膜和器件开裂以及改善的器件可靠性。具体而言，所述介电帽盖层自底部到顶部包括包含含氮材料的第一介电层，其具 有第一厚度和第一压缩应力并在不引起对下伏材料的损伤的条件下被设置；在所述第一介 电层上设置的第二介电层，其具有第二厚度和第二压缩应力，其中所述第二厚度大于所述 第一厚度，并且所述第二压缩应力大于所述第一压缩应力；以及在所述第二介电层上设置 的第三介电层，其具有第三厚度和低于3. 5的介电常数，其中所述第三厚度大于所述第一 厚度和所述第二厚度之和，并且其中即使在暴露于UV辐射之后，所述介电帽盖层也具有固 有的压缩应力。在本专利技术的一个实施例中，所述介电帽盖层至少被设置在导电材料的上表面(优 选为铜表面)的顶上，所述导电材料被嵌入在介电材料内，所述介电材料优选为具有3. 5或 更低的介电常数的超低k介电材料。在本专利技术的另一方面中，提供了一种制造上述介电帽盖层的方法以及一种制造互 连结构的方法，所述互连结构包括至少在导电材料的上表面(优选为铜表面)上设置的介 电帽盖层，所述导电材料被嵌入在ILD内，所述ILD优选为具有3. 5或更低的介电常数的超 低介电常数的介电材料。所述形成介电帽盖层叠方法包括第一沉积包含含氮材料的第一介电层，所述第一 介电层具有第一厚度和第一压缩应力并在不引起对下伏材料的损伤的条件下被设置。接下 来，执行第二沉积步骤，其在所述第一介电层上形成第二介电层，所述第二介电层具有第二 厚度和第二压缩应力，其中所述第二厚度大于所述第一厚度，并且所述第二压缩应力大于 所述第一压缩应力。接下来，执行第三沉积步骤，其在所述第二介电层上形成第三介电层， 所述第三介电层具有第三厚度和低于3. 5的介电常数，其中所述第三厚度大于所述第一厚 度和所述第二厚度之和，并且其中即使在暴露于UV辐射之后，所述介电帽盖层也具有固有 的压缩应力。附图说明图1是(通过截面图)示例出在本专利技术的实施例中可以采用的初始互连结构的图 示；以及图2是本文档来自技高网...

【技术保护点】
一种介电帽盖层，其自底部到顶部包括：包含含氮材料的第一介电层，其具有第一厚度和第一压缩应力并在不引起对下伏材料的损伤的条件下被设置；在所述第一介电层上设置的第二介电层，其具有第二厚度和第二压缩应力，其中所述第二厚度大于所述第一厚度，并且所述第二压缩应力大于所述第一压缩应力；以及在所述第二介电层上设置的第三介电层，其具有第三厚度和低于３．５的介电常数，其中所述第三厚度大于所述第一厚度和所述第二厚度之和，其中即使在暴露于ＵＶ辐射之后，整个介电帽盖层也具有固有的压缩应力。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：SA科恩，A格里尔，TJ小黑格，刘小虎，SV源，TM肖，H肖芭，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]