半导体封装的制造方法及其基板的制造方法技术

本发明专利技术提供一种半导体封装的制造方法及其基板的制造方法，这些制造方法能够在不会使制造成本增加的情况下制造抑制了各电极焊盘之间发生漏电、产生电桥等的半导体封装及其基板。包括：基板形成步骤，形成安装半导体芯片的基板；以及芯片安装步骤，在基板上经由连接凸块安装半导体芯片；基板形成步骤包括：第一步骤，在支撑板的一部分上形成多个电极焊盘，该电极焊盘与连接凸块接合；第二步骤，在包含电极焊盘的支撑板上隔着绝缘层形成一层以上的布线层，从而形成在一个面上形成了电极焊盘的基板；以及第三步骤，从支撑板除下形成在支撑板上的基板；在第一步骤之前，在支撑板上形成多个第一凸部，在第一步骤中，在各第一凸部上形成各电极焊盘。

【技术实现步骤摘要】

本专利技术涉及。详细地说，涉及将半导 体芯片安装在基板上的。
技术介绍
近年来，渴望薄型化半导体封装，与之相伴的是，对于容纳于半导体封装中的半导 体芯片的薄型化、布线微细化等来说，同样也渴望薄型化安装该半导体芯片的基板。至于将基板薄型化的方法，提出有如图13所示那样使用没有芯层的无芯基板的 方法。无芯基板的电极焊盘与基板表面的绝缘层形成在同一平面上，因此如果进行倒装片 连接则会产生各种问题。例如，如果在电极焊盘之间存在焊剂残余物等，则恐怕会将该焊剂残余物作为通 道(路径)而在实用环境下发生漏电。另外，如果在进行倒装片连接时，半导体芯片侧的凸 块(bump)与基板侧的预备焊锡的沾润(日文原文濡Λ )差，而焊锡在进行倒装片连接时 被挤出，则恐怕会在邻接的凸块之间形成电桥(参照图14)。因此，在专利文献1中公开了一种半导体封装，其具有在各电极焊盘之间形成绝缘 层而将各电极焊盘之间的绝缘的基板。另外，在该专利文献1中，该基板通过以下方法来制 成。即，在支撑板上形成绝缘层，通过蚀刻而在该绝缘层上形成凹部，其后通过镀金属而在该 凹部内形成金属电极，形成金属电极之后去除该支撑板，从而在各电极焊盘之间形成绝缘层。(现有技术文献)专利文献1 日本专利文献特开2006-295114号公报。
技术实现思路
(专利技术所要解决的问题)可是，根据专利文献1中记载的基板的制造方法，通过蚀刻而在绝缘层上形成凹 部，并在该凹部内形成电极焊盘，因此需要用于制造无芯基板等的专用装置，从而会增加制 造成本。本专利技术是鉴于这些问题点而完成的，其目的在于提供一种半导体封装的制造方法 及其基板的制造方法，这些制造方法能够在不会使制造成本增加的情况下制造抑制了各电 极焊盘之间发生漏电、产生电桥等的半导体封装及其基板。(用于解决问题的手段)为了完成上述目的，本专利技术的第一方面提供一种半导体封装的制造方法，其包括 基板形成步骤，形成安装半导体芯片的基板；以及芯片安装步骤，在所述基板上经由连接凸 块安装所述半导体芯片；所述基板形成步骤包括第一步骤，在支撑板的一部分上形成多 个电极焊盘，该电极焊盘与所述连接凸块接合；第二步骤，在包含所述电极焊盘的所述支撑 板上隔着绝缘层形成一层以上的布线层，从而形成在一个面上形成了所述电极焊盘的所述 基板；以及第三步骤，从所述支撑板除下形成在所述支撑板上的所述基板；在所述第一步骤之前，在所述支撑板上形成多个第一凸部，在所述第一步骤中，在各所述第一凸部上形成 各所述电极焊盘。另外，本专利技术的第二方面如本专利技术的第一方面所述的半导体封装的制造方法，其 中，所述第一凸部的形状形成为截面视图呈梯形。另外，本专利技术的第三方面如本专利技术的第一方面所述的半导体封装的制造方法，其 中，所述第一凸部的形状形成为截面视图呈阶梯形。另外，本专利技术的第四方面如本专利技术的第一至第三方面中任一方面所述的半导体封 装的制造方法，其中，所述第一凸部的直径形成为比所述电极焊盘的直径大。另外，本专利技术的第五方面如本专利技术的第一至第四方面中任一方面所述的半导体封 装的制造方法，其中，在所述支撑板的各所述第一凸部之间形成第二凸部。另外，本专利技术的第六方面如本专利技术的第一至第五方面中任一方面所述的半导体封 装的制造方法，其中，通过蚀刻来形成所述第一凸部。另外，本专利技术的第七方面如本专利技术的第一至第五方面中任一方面所述的半导体封 装的制造方法，其中，通过冲压加工来形成所述第一凸部。另外，本专利技术的第八方面提供一种基板的制造方法，其包括第一步骤，在支撑板 的一部分上形成多个电极焊盘，该电极焊盘与连接凸块接合；第二步骤，在包含所述电极焊 盘的所述支撑板上隔着绝缘层形成一层以上的布线层，从而形成在一个面上形成了所述电 极焊盘的所述基板；以及第三步骤，从所述支撑板除下形成在所述支撑板上的所述基板； 在所述第一步骤之前，在所述支撑板上形成多个第一凸部，在所述第一步骤中，在各所述第 一凸部上形成各所述电极焊盘。附图说明图1是示出本专利技术的一实施方式涉及的半导体封装的截面构造的图；图2是示出本专利技术的一实施方式涉及的半导体封装的制造工序的图；图3是示出继图2之后的工序；图4是示出继图3之后的工序；图5是示出本专利技术的变形例涉及的半导体封装的截面构造的图；图6是示出本专利技术的另外变形例涉及的半导体封装的截面构造的图；图7是示出本专利技术的另外变形例涉及的半导体封装的截面构造的图；图8是示出本专利技术的另外变形例涉及的半导体封装的截面构造的图；图9是示出本专利技术的另外变形例涉及的半导体封装的截面构造的图；图10是示出本专利技术的另外变形例涉及的半导体封装的截面构造的图；图11是示出本专利技术的另外变形例涉及的半导体封装的截面构造的图；图12是示出本专利技术的另外变形例涉及的半导体封装的截面构造的图；图13是示出现有的半导体封装的截面构造的图；图14是示出现有的半导体封装的问题点的图。具体实施例方式下面，说明用于实施专利技术的方式(以下，称为“实施方式”)。按照以下顺序进行说明。1.半导体封装的结构；2.半导体封装的制造方法；3.其他半导体封装的结构以及制造方法。参照附图来详细说明本专利技术的一实施方式涉及的半导体封装的结构。图1是示出 本专利技术的一实施方式涉及的半导体封装的截面构造的图。如图1所示，本实施方式的半导 体封装1包括在内部形成有集成电路的半导体芯片3、以及安装该半导体芯片3的基板2。 在基板2的表面Sl上形成有电极焊盘20，在该电极焊盘20上接合有连接凸块4，通过该连 接凸块4将半导体芯片3安装在基板2的表面Sl上。基板2形成为其内部没有芯层的无芯基板。该基板2包括被连接半导体芯片3的 表面Si、以及被连接母插件等主基板的背面S2。在基板2的表面Sl上形成有多个电极焊 盘20。在各电极焊盘20之间形成有隆起部24，该隆起部24是绝缘层23的表面部。另一 方面，在基板2的背面S2上形成有多个外部端子25，除各外部端子25之外的区域被阻焊层 26覆盖。另外，各电极焊盘20与各外部端子25通过形成在基板2内部的多个布线层27来 电连接。电极焊盘20是用于基板2在该基板2的表面Sl上与半导体芯片3连接的电极端 子，并包括电极部21和保护部22。电极部21在基板2的表面Sl上发挥对该基板2和半导 体芯片3进行电连接的电极端子功能，例如通过铜(Cu)等金属材料制成。保护部22发挥保护电极部21的表面的保护层功能，例如通过金(Au)、钯(Pd)以 及镍(Ni)等金属材料制成。另外，保护部22也可以是层压了上述的多个金属材料的层压 构造。保护部22在连接基板22和半导体芯片3时成为安装焊锡等连接凸块4的安装面。 因而，为了提高保护部22与该连接凸块4的沾润性，优选通过金(Au)制成该保护部22。另 外，如果将保护部22形成为层压构造，则优选通过金(Au)来构成表面侧的层。绝缘层23对层压成多层的各布线层27之间进行绝缘。该绝缘层23例如通过树 脂材料制成。另外，该绝缘层23在表面Sl上以包围各电极焊盘20周围的方式形成隆起部 24，该隆起部24还具有延长各电极焊盘20之间的沿表面距离的功能。如此，在各电极焊盘 20之间形成隆起部24，因此在将半导体芯片3安装到基板基板20上时，该隆起部34成为 接合在相邻的电极焊盘20上的连接凸块4之间的障碍墙。即本文档来自技高网...

【技术保护点】
一种半导体封装的制造方法，包括：基板形成步骤，形成安装半导体芯片的基板；以及芯片安装步骤，在所述基板上经由连接凸块安装所述半导体芯片；所述基板形成步骤包括：第一步骤，在支撑板的一部分上形成多个电极焊盘，该电极焊盘与所述连接凸块接合；第二步骤，在包含所述电极焊盘的所述支撑板上隔着绝缘层形成一层以上的布线层，从而形成在一个面上形成了所述电极焊盘的所述基板；以及第三步骤，从所述支撑板除下形成在所述支撑板上的所述基板；在所述第一步骤之前，在所述支撑板上形成多个第一凸部，在所述第一步骤中，在各所述第一凸部上形成各所述电极焊盘。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：宫崎雅志，
申请(专利权)人：索尼公司，
类型：发明
国别省市：JP[日本]