隔离层的形成方法及非易失性存储装置的制造方法制造方法及图纸

公开了一种隔离层的形成方法及一种非易失性存储装置的制造方法，该隔离层的形成方法包括：在衬底上方形成硬掩膜图案；通过转变硬掩膜图案的部分侧壁来形成保护层；通过使用硬掩膜图案和保护层作为刻蚀屏障来刻蚀衬底，以形成沟槽；通过用绝缘材料填充沟槽来形成隔离层；去除硬掩膜图案；以及实施清洁工艺。通过形成保护层，可以防止在去除硬掩膜图案的工艺和清洁工艺期间的隔离层的损失，从而防止壕的产生。

【技术实现步骤摘要】

本专利技术涉及一种半导体装置的制造方法，更具体地，涉及一种能够防止产生壕 (moat)的隔离层的形成方法，以及使用该方法来制造非易失性存储装置的方法。
技术介绍
近来，关于诸如电荷陷阱型非易失性存储装置的所谓的电荷陷阱装置(charge trap device, CTD)的研究正在积极开展，以实现次40纳米尺寸的大型非易失性存储装 置。电荷陷阱型非易失性存储装置具有在衬底之上顺序堆叠隧道绝缘层、电荷陷阱层、介 电层和栅电极的叠层结构，并且通过把电荷诱捕或捕获在电荷陷阱层内的陷阱位置(trap site)中来存储数据，其中，陷阱位置具有相当大的深度。同时，由于电荷陷阱型非易失性存储装置是由多个单位存储装置的组合所构成， 所以它需要隔离层来将各个单位存储装置相互电隔离。通常，通过采用沟槽结构的浅沟槽 隔离(STI, shallow trench isolation)方法来形成隔离层。图IA至IC示出现有技术中电荷陷阱型非易失性存储装置的制造方法。参照图1A，在衬底11上方顺序地形成隧道绝缘层12、电荷陷阱层13、缓冲氧化物 层14和硬掩膜氮化物图案15。然后，在通过使用硬掩膜氮化物图案15作为刻蚀屏障(etch barrier)刻蚀缓冲 氧化物层14、电荷陷阱层13、隧道绝缘层12和衬底11来形成用于装置隔离的沟槽16之 后，通过用绝缘材料填充沟槽16来形成隔离层17。在此，使用具有相对优良填充特性的氧 化物层、例如旋涂式介电(SOD)层来形成隔离层17，以防止层内出现诸如裂缝的缺陷。参照1B，实施湿法刻蚀工艺来去除硬掩膜氮化物图案15。使用磷酸溶液来去除硬 掩膜氮化物图案15。随后，实施清洁工艺来去除残留物和缓冲氧化物层14，从而暴露电荷陷阱层13的 顶部表面。使用氢氟酸溶液实施清洁工艺。参照图1C，在沿着包括隔离层17的所得结构的整个表面形成介电层18之后，在介 电层18上形成栅电极19。然而，在现有技术中，由于在去除硬掩膜氮化物图案15的工艺期间隔离层17的边 缘可能会受损，所以会产生壕(M)。这是因为用作隔离层17的SOD层可能含有诸如碳的杂 质，且含有诸如形成在其中的孔等很多微缺陷，从而可能较容易地被磷酸溶液刻蚀。此外， 由于隔离层17和缓冲氧化物层14由相同的氧化物层形成，于是清洁工艺中使用的氢氟酸 溶液也会刻蚀隔离层17，所以清洁工艺中壕(M)变得更加严重。此外，优选地，在所得结构上方形成具有均勻厚度的介电层18，以便非易失性存储装置的单位存储装置具有一致的工作特性。然而，如图IC中的附图标记B表示的部分所示， 由于壕(M)具有喇叭形状，且介电层18在壕(M)周围的厚度相对较薄，所以难以在所得结 构上方形成具有均勻厚度的介电层18。另外，优选地，电荷陷阱层13与栅电极19通过介电层18相互电分离，以实现非易 失性存储装置的正常操作。然而，如图IC中的附图标记A表示的部分所示，存在一种担心 通过壕(M)的区域中介电层18的开口造成的电短路改变了电荷陷阱层13和栅电极19的 華禹合t匕。
技术实现思路
本专利技术的一个实施例的目的在于提供形成半导体装置的隔离层的方法，其能够防 止形成隔离层时在去除硬掩膜图案的工艺和清洁工艺期间壕的产生。本专利技术的另一个实施例的目的在于提供制造非易失性存储装置的方法，该方法能 够防止非易失性存储装置的工作特性因为壕而恶化。根据本专利技术的一个方面，提供了一种半导体装置的制造方法， 该方法包括在衬底 上方形成硬掩膜图案，通过转变硬掩膜图案的部分侧壁来形成保护层，通过用硬掩膜图案 和保护层作为刻蚀屏障来刻蚀衬底，以形成沟槽，通过使用绝缘材料填充沟槽来形成隔离 层，以及去除硬掩膜图案。该方法可以进一步包括在去除硬掩膜图案之后实施清洁工艺。形成保护层可以包括氧化硬掩膜图案的部分侧壁。可以使用O2等离子体来实施 保护层的形成。可以在大约10°c和大约400°C之间的温度下实施保护层的形成。去除硬掩膜图案可以包括实施干法刻蚀工艺。保护层和隔离层可以包括氧化物层，且硬掩膜图案可以包括硅层。根据本专利技术的另一个方面，提供了一种非易失性存储装置的制造方法。该方法包 括顺序地在衬底上方形成隧道绝缘层、电荷陷阱层、第一保护层以及硬掩膜图案，通过转 变硬掩膜图案的部分侧壁来形成第二保护层，通过使用硬掩膜图案和第二保护层作为刻蚀 屏障刻蚀第一保护层、电荷陷阱层、隧道绝缘层和衬底来形成沟槽，通过用绝缘材料填充沟 槽来形成隔离层，去除硬掩膜图案，以及实施清洁工艺来暴露电荷陷阱层的顶部表面。该方法可以进一步包括沿着包括隔离层的所得结构的整个表面形成介电层以及 在介电层之上形成栅电极。形成第二保护层可以包括氧化硬掩膜图案的部分侧壁。可以使用O2等离子体来 实施第二保护层的形成。可以在大约10°c和大约400°C之间的温度下实施第二保护层的形 成。去除硬掩膜图案可以包括实施干法刻蚀工艺。第一和第二保护层以及隔离层可以包括氧化物层，且硬掩膜图案可以包括硅层。根据本专利技术的另一个方面，提供了一种非易失性存储装置的制造方法。该方法包 括在衬底上方形成第一保护层，在衬底上方形成第一硬掩膜层，在第一硬掩膜层上方形成 第二硬掩膜层，其中，第一和第二硬掩膜层形成硬掩膜图案，通过氧化第一硬掩膜层的部分 侧壁来形成第二保护层，其中，第二保护层的厚度比第一保护层的厚度厚，以及通过用硬掩 膜图案和第二保护层作为刻蚀屏障刻蚀衬底来形成沟槽。附图说明图IA至IC示出现有技术中制造电荷陷阱型非易失性存储装置的方法。图2A至2F示出根据本专利技术实施例的制造电荷陷阱型非易失性存储装置的方法。具体实施例方式可以通过如下描述理解本专利技术的其它目的和优势，参照本专利技术实施例，这些目的和优势更加明显。参照附图，示出的层和区域的厚度是示例性的，可能不精确。当提及第一层在第二层“上”或者在衬底“上”，可以表示该第一层直接形成在该第二层或衬底上，或也可以表示在该第一层和衬底之间可以存在第三层。此外，相同或相似附图标记代表相同或相似元件，尽管他们出现在本专利技术的不同实施例或附图中。下文中描述的本专利技术提供了一种形成半导体装置的隔离层的方法，其能够防止形成隔离层时在去除硬掩膜图案的工艺和清洁工艺期间壕的产生，本专利技术还提供了一种制造非易失性存储装置的方法，其能够防止因壕而导致的工作特性恶化。为示意，本专利技术采用通过转变硬掩膜图案的部分侧壁来形成保护层的技术原理。图2A至2F示出根据本专利技术实施例的制造电荷陷阱型非易失性存储装置的方法。参照图2A，在衬底31上方形成隧道绝缘层32。隧道绝缘层32可以包括如氧化硅(SiO2)层的氧化物层，并且可以通过热氧化形成用于隧道绝缘层32的氧化硅层。然后，在隧道绝缘层32上形成电荷陷阱层33，电荷陷阱层33是存储电荷的空间，即，存储数据的空间。这样，优选利用以相当大的深度在其中形成有陷阱位置的材料来形成电荷陷阱层33。例如，电荷陷阱层33可以由氮化物层形成，且该氮化物层可以包括氮化硅 (Si3N4)层。在电荷陷阱层33上形成第一保护层34。在此，第一保护层34起到防止后续工艺中电荷陷阱层33被损毁的作用，且作为电荷陷阱层33和待形成的硬掩膜层之间的缓冲层。第一保护层34可以由诸如氧化硅(SiO2)层的氧化物层形成。在第一保护层34上形本文档来自技高网...

【技术保护点】
一种半导体装置的制造方法，该方法包括：在衬底上方形成硬掩膜图案；通过转变所述硬掩膜图案的部分侧壁来形成保护层；通过使用所述硬掩膜图案和所述保护层作为刻蚀屏障来刻蚀所述衬底，以形成沟槽；通过用绝缘材料填充所述沟槽来形成隔离层；以及去除所述硬掩膜图案。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：崔英光，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]