本发明专利技术属于微电子技术领域，具体公开了一种纳米线ＭＯＳ晶体管及其制备方法。该纳米线ＭＯＳ晶体管使用金属镍作为ＩＩＩ－Ｖ族半导体纳米线的源漏扩散材料，利用高温下镍的扩散机理，使金属镍扩散到ＩＩＩ－Ｖ族材料中，形成低电阻的Ｎｉ－ＩＩＩ－Ｖ形式的合金，作为ＩＩＩ－Ｖ半导体纳米线ＭＯＳ管的源漏材料，从而实现源漏材料与沟道材料的欧姆接触。本发明专利技术所公开的ＭＯＳ晶体管具有结构简单、制造方便、接触电阻小、并且能够有效减小寄生电容的产生并使ＭＯＳ晶体管的关断电流有效减小等优点。同时，本发明专利技术还公开了所述纳米线ＭＯＳ晶体管的制备方法，该方法可以有效控制ＭＯＳ晶体管的沟道长度，从而使得半导体器件有更大的工作电流。
【技术实现步骤摘要】
本专利技术属于微电子
，具体涉及一种MOS晶体管结构及其制备方法，特别涉及一种基于Nix-III_V元素的纳米线MOS晶体管结构，同时，本专利技术还提出了所述基于Nix-III-V元素的纳米线MOS晶体管结构的制造方法。
技术介绍
常规的金属_氧化物_半导体(Metal-Oxide-Semiconductor)结构的晶体管(简称MOS晶体管)是采用离子注入的方法形成源区和漏区，采用重掺杂的多晶硅做栅极。因此，需要进行高温(约IOO(TC )后退火处理来激活掺杂，以消除离子注入造成的晶格损伤，降低接触电阻。然而，如此高的加工温度会引起源区和漏区掺杂(硼或磷)的再扩散，从而引起结深和沟道长度的变化，最终导致器件性能偏离设计标准。尤其随着器件特征尺寸縮小到50纳米技术节点以下，源区和漏区的结深及沟道长度均进入纳米量级，而采用常规的方法无法实现超浅结源区和漏区，这给小尺寸器件的加工带来了很大挑战。 近年来，一维纳米结构，例如纳米管、纳米线、纳米带等，因为它们是尺度和维度决定的物理和化学性质的理想体系，引起了人们广泛的研究兴趣。基于其独特的物理化学特性，现在对一维半导体纳米线的关注也逐渐增多，它被认为有可能是未来集成电路的基本组成元件。III-V族材料半导体纳米线，如GaAs， InAs， InGaAs， InP等由于其较高的电子迁移率得到了广泛重视。但是，由于其接触面积的减小，基于半导体纳米线MOS晶体管的源漏制造技术仍然是巨大的挑战之一。纳米尺度的源漏接触不仅需要获得较低的接触电阻，并且需要减小寄生电容。在现有的纳米线晶体管的源漏制造中，通常只是在纳米线的两端利用光刻制作两个金属电极，然后通过后续退火减小其接触电阻。这种方法不仅受到光刻精度的限制而无法减小沟道长度，大面积的源漏也增加了器件的寄生电容。此外，其中的热处理也提高了制造中的成本。
技术实现思路
本专利技术的目的在于提出一种纳米线晶体管结构及其制备方法，该纳米线晶体管结构可以减小源漏间的接触电阻，并且可以有效减小寄生电容的产生。 为达到本专利技术的上述目的，本专利技术提出一种基于Nix-III_V元素的纳米线MOS晶体管结构。在本专利技术中，使用金属镍作为III-V族半导体纳米线的源漏扩散材料，利体管结构。在本专利技术中，使用金属镍作为III-V族半导体纳米线的源漏扩散材料，利用高温下镍扩散的机理，使得金属镍可以扩散到III-V族材料中，形成低电阻的N"-III-V形式的合金，作为III-V族半导体纳米线MOS晶体管的源漏材料，从而实现源漏材料与沟道材料的欧姆接触。这里O. 1《x《3。 本专利技术所公开的纳米线MOS晶体管具有结构简单、制造方便、接触电阻小、并且能够有效减小寄生电容的产生并使MOS晶体管的关断电流有效减小等优点。 进一步地，本专利技术还提供了一种上述纳米线MOS晶体管结构的制造方法，该方法包括下列步骤 在提供的绝缘体衬底上形成一层金属镍的薄膜； 进行第一次退火，在绝缘体衬底上得到金属镍纳米颗粒；退火温度可为800-900°C，退火气氛可用H2 ; 以III-V族半导体为固态源，固态源源区的温度控制在700°C以上(如700-800°C )，以金属镍纳米颗粒为催化剂，绝缘体衬底的温度控制在450-55(TC以内，利用气态_液态_固态法(VLS)在绝缘体衬底上生长III-V族纳米线； 在提供的半导体衬底上形成单根III-V半导体纳米线或者平行的III-V半导体纳米线阵列； 在需要生长沟道的区域上形成器件的栅极结构； 在所述栅极结构的两边形成绝缘的边墙结构； 在所述边墙结构的两边形成金属镍薄膜； 进行第二次退火，使镍原子扩散到III-V族半导体纳米线中，得到低电阻的Nix-III-V形式的合金。退火温度可为200-250。C，选用还原性气体(如H2或NH3等)。 所述的绝缘体衬底为Si02、Si3N4或者其它材料的绝缘体。所述的半导体衬底为单晶硅、多晶硅或者绝缘体上的硅(SOI)。所述的边墙结构由Si02、Si3N4或者它们之间相混合的绝缘材料构成。 进一步地，所述的栅极结构包括至少一个导电层和一个将所述导电层与所述半导体衬底隔离的绝缘层，所述的导电层为多晶硅、无定形硅、钨金属、氮化钛、氮化钽或者金属硅化物，所述的绝缘层为Si02、 Hf02、 HfSiO、 HfSiON、 SiON、 A1203或者它们之中几种的混合物。 需要注意的是，在进行第二次退火时，可通过控制退火的温度及时间，使得纳米沟道长度，从而使得器件有更大的工作电流。附图说明 图1至图3为III-V族纳米线的形成过程示意图。 图4至图8为本专利技术提供的基于Nix-III_V元素的纳米线MOS晶体管结构的形成过程示意图。 图5b、图6b和图7b分别为图5a、图6a和图7a所示结构的截面图。具体实施例方式下面将参照附图对本专利技术的一个示例性实施方式作详细说明。在图中，为了方便说明，放大或縮小了层和区域的厚度，所示大小并不代表实际尺寸。尽管这些图并不能完全准确的反映出器件的实际尺寸，但是它们还是完整的反映了区域和组成结构之间的相互位置，特别是组成结构之间的上下和相邻关系。参考图是本专利技术的理想化实施例的示意图，本专利技术所示的实施例不应该被认为仅限于图中所示区域的特定形状，而是包括所得到的形状，比如制造引起的偏差。例如刻蚀得到的曲线通常具有弯曲或圆润的特点，但在本专利技术实施例中，均以矩形表示，图中的表示是示意性的，但这不应该被认为是限制本专利技术的范围。同时在下面的描述中，所使用的术语衬底可以理解为包括正在工艺加工中的半导体衬底，可能包括在其上所制备的其它薄膜层。 如图l，提供一个绝缘体衬底101上长一层金属镍的薄膜102，厚度约为几十纳米，绝缘体衬底比如为Si02衬底。 接下来，温度在800-90(TC范围内，使用H2退火，得到在绝缘体衬底101上生成的金属镍纳米颗粒。如图2，所示103为多个镍纳米颗粒中的一个。 接下来，以III-V族半导体为固态源，源区温度控制在70(TC以上，以镍纳米粒子为催化剂，绝缘体衬底温度在450-550°C内，利用气态_液态_固态(VLS)法生长III-V族半导体纳米线，III-V族半导体纳米线比如为NixGaAs、NixInAs、NixInGaAs等。如图3，所示104为多根III-V族半导体纳米线中的一根，所示105为一个镍纳米离子。 接下来，将III-V族半导体纳米线分散在溶液中后旋涂在衬底上，或直接利用接触式印刷，在要制备器件的半导体衬底上排布平行的III-V族半导体纳米线阵列。如图4，所示半导体衬底200为单晶硅、多晶硅或者绝缘体上的硅(SOI)，所示201a为平行的III-V族半导体纳米线阵列中的一根III-V族半导体纳米线，所示201b为一个镍纳米粒子。 接下来，在需要生长沟道的区域上，生长栅介质203和栅极叠层结构204，如图5a，所示栅介质203比如为Si(^，所示栅极叠层结构204包含高k栅介质层、金属栅电极层和多晶硅层。图5b为图5a所示结构的截面图。 接下来，淀积形成一层绝缘介质，然后对绝缘介质进行刻蚀，在栅极叠层结构204和栅介质204的两边形成边墙结构205a和205b，如图6a，边墙结构205a和205b为Si02、Si3N4或者它们之间相混合的本文档来自技高网...
【技术保护点】
一种纳米线ＭＯＳ晶体管，其特征在于，以Ｎｉ↓［ｘ］－Ⅲ－Ⅴ形式的合金作为以Ⅲ－Ⅴ族半导体纳米线为沟道材料的纳米线ＭＯＳ晶体管的源极和漏极，实现源漏材料与沟道材料欧姆接触。
【技术特征摘要】
【专利技术属性】
技术研发人员：刘晗，顾晶晶，王鹏飞，张卫，
申请(专利权)人：复旦大学，
类型：发明
国别省市：31[中国|上海]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。