硅和硅锗纳米线结构制造技术

本申请公开了硅和硅锗纳米线结构。描述了形成微电子结构的方法。这些方法的实施例包括形成纳米线器件，该纳米线器件包括：衬底，衬底包括位于间隔物附近的源极/漏极结构；以及位于间隔物之间的纳米线沟道结构，其中纳米线沟道结构在彼此之上垂直地层叠。

【技术实现步骤摘要】
本专利技术专利申请是国际申请号为PCT/US2011/062059、国际申请日为2011年11月23日、进入中国国家阶段的申请号为201180058034.0、名称为“硅和硅锗纳米线结构”的专利技术专利申请的分案申请。背景随着微电子器件尺寸攀升过15nm的节点，保持迁移率改善和短沟道控制对器件制造提出了挑战。用于制造器件的纳米线提供改善的短沟道控制。例如，硅锗(SixGe1-x)纳米线沟道结构(其中x＜0.5)提供在可观的Eg下的迁移率改善，这适用于利用较高电压操作的许多传统产品。此外，硅锗(SixGe1-x)纳米线沟道(其中x＞0.5)在较低Eg下提供改善的迁移率(适用于例如移动/手持领域内的低电压产品)。附图简述尽管说明书以特别指出和独立地要求某些实施例的权利要求书作为结尾，但各实施例的优势可从下面结合附图对实施例的描述中得到更好的理解，在附图中：图1a-1n示出根据各实施例形成结构的方法。图2a-2i示出根据各实施例形成结构的方法。图3a-3g示出根据各实施例形成结构的方法。图4a-4m示出根据各实施例形成结构的方法。图5a-5d示出根据各实施例形成结构的方法。图6示出根据各实施例的系统。详细描述在对本专利技术实施例的如下详细描述中，对示出可投入实践的特定实施例的附图作出参照。充分详细地描述这些实施例，以使本领域技术人员将这些实施例投入实践。要理解，各实施例尽管是不同的，但不一定是相互排斥的。例如，这里结合一个实施例描述的特定特征、结构或特性可在其它实施例中实现而不脱离它们的精神和范围。另外要理解，可修正各公开实施例中的各个要素的位置或配置而不脱离它们的精神和范围。因此，下面的详细描述不具有限定意义，并且各实施例的范围仅由适当解释的所附权利权利要求连同这些权利要求授权的等效物的全部范围来定义。在附图中，相同的附图标记贯穿若干附图地表示相同或相似的功能。描述了形成和利用诸如纳米线器件结构之类的微电子结构的方法和相关结构。这些方法和结构可包括：形成包含衬底的纳米线器件，该衬底包括源极/漏极结构，该源极/漏极结构包括在源极/漏极结构之间的纳米线，其中该纳米线沟道结构在彼此之上垂直地层叠。这里包括的各实施例随着器件尺寸攀升过15nm这一节点时允许迁移率改善和短沟道控制。这些实施例进一步改善了沟道与衬底的绝缘，缓解了与间隔物间隙间距相关的电容以及通过纳米线的垂直架构扩展(scaling)。图1a-1n示出形成微电子结构(例如形成纳米线器件结构)的实施例。图1a示出一衬底100。在一个实施例中，衬底100可包括大块硅衬底100。在其它实施例中，衬底100可包括绝缘体衬底上硅(SOI)100，但也可包括任何类型的适宜的衬底材料。在一实施例中，第一硅锗102材料可通过外延生长在衬底100上生长。在一实施例中，第一硅材料104外延生长在外延的第一硅锗102上。第二硅锗层102’可形成在第一硅层102上，并且第二硅层104’可形成在第二硅锗102’上。在另一实施例中，形成在衬底100上的交替的外延硅锗层102/外延硅层104的数目可根据具体应用而变化。在另一实施例中，可颠倒层顺序，即形成在衬底100上的外延硅104和外延硅锗102的交替层。在一实施例中，可使用传统的布图/蚀刻技术(图1b)对硅锗/硅/硅锗/硅的外延叠层120进行布图。例如，叠层结构120可在沟槽蚀刻工艺中被蚀刻，例如在浅沟槽隔离(STI)工艺期间，其中沟槽101可形成在衬底100内以形成鳍结构107。所形成的每个鳍结构107可通过氧化物103彼此隔开，氧化物103可形成在沟槽101中。在一实施例中，鳍结构107可包括栅完全包围(GAA)纳米线器件的双沟道部分。器件中的沟道数目将依赖于鳍结构107中的层数。鳍结构107可包括纳米线结构。间隔物106可形成在鳍结构107之上并横跨鳍结构107，并可相对于鳍结构107正交地设置(图1c)。在一实施例中，间隔物106可包括在对鳍结构107材料加工期间可选择的任何材料。在一实施例中，栅电极材料108可形成在间隔物106内/之间，并可形成在鳍结构107位于间隔物106之间的诸个部分周围。在一实施例中，栅电极材料可形成在鳍结构107的部分周围，而间隔物106形成在栅的任一侧。在某些情形下，栅108可包括多晶硅，并可包括牺牲栅结构108。在一实施例中，可将一部分鳍结构107从衬底100去除以露出源极/漏极区109(图1d)。在一实施例中，可通过干蚀工艺蚀刻掉鳍结构107的一部分以使源极/漏极区109露出。在一实施例中，可蚀刻源极/漏极区109以使其终止在衬底100或底部线路(102或104)上。可利用供选择的下切湿蚀或干蚀工艺以根据具体器件需求去除栅极108区尖端(tip)重叠区内的附加材料。在一实施例中，硅或硅锗源极漏极结构110可利用外延生长技术在源极/漏极区109中生长(图1e)，并可耦合至鳍结构107位于间隔物106之间的部分。在一实施例中，外延源极/漏极结构110可以是用于NMOS器件的n掺杂硅，或者是用于PMOS器件的p掺杂硅/硅锗，这依赖于具体应用的器件类型。可通过注入、通过等离子掺杂、通过固体源掺杂或业内公知的其它方法将掺杂引入到外延工艺中。可通过将掺杂以不同掺杂物种类和浓度的外延层结合来设计尖端和源极/漏极结。例如，当利用硅锗源极/漏极来向PMOS器件的硅沟道中添加应变时可在源极/漏极硅锗外延结构110生长之前首先生长硅止蚀层/尖端112，从而避免在后继的硅锗蚀刻工艺中在源极/漏极区110中作出蚀刻(图1f)。换句话说，PMOS末梢材料需要对后继的硅锗蚀刻工艺具有抗性。中间层电介质(ILD)可在源极/漏极结构110和栅极108、间隔物106之上形成在衬底100(未示出)上。在一实施例中，牺牲多晶栅极108的顶部可通过化学机械抛光(CMP)而敞开。然后将牺牲栅电极材料108从间隔物材料106之间除去(图1g)。图1h示出间隔物106之间的内侧图，其中鳍结构107被设置在两个间隔物(图中仅示出一个)之间。在一实施例中，可选择地将硅层104、104’从鳍结构107去除以在硅锗沟道102、102’之间打开间隙111(图1i)。在一实施例中，可选择地通过湿蚀对硅层104、104’进行蚀刻，该湿蚀选择性地去除硅104、104’同时不蚀刻硅锗纳米线结构102、102’。可利用诸如亲水氢氧化物化学药剂(包括氢氧化铵和氢氧化钾)之类的蚀刻化学药剂来选择性地蚀刻硅。在另一实施例中，可选择地将硅锗层102、102’从鳍结构107和从侧壁去除以在硅沟道层104、104’之间打开间隙113(图1j)。在一实施例中，可通过湿蚀选择性地蚀刻硅锗102、102’，该湿蚀选择性地去除硅锗而同时不蚀刻硅纳米线沟道104、104’。可利用诸如柠檬酸/硝酸/HF化学药剂以及柠檬酸/硝酸/HF之类的蚀刻化学药剂来选择性地蚀刻硅锗。因此，可将硅层从鳍结构107中去除，或者将硅锗层从鳍结构107去除以在间隔物106之间的沟道区内形成硅沟道纳米线104、104’结构。在一实施例中，硅和硅锗沟道材料可存在于同一晶片上、同一管芯内或同一电路上，例如逆变器结构中的NMOSSi和PMOSSiG本文档来自技高网...

【技术保护点】
一种形成半导体器件的方法，所述方法包括：在大块晶体硅衬底上形成外延硅锗(SiGe)层；在所述外延SiGe层上形成外延硅层；从所述外延SiGe层和所述外延硅层形成鳍结构；在所述鳍结构上形成牺牲栅电极，从而限定所述鳍结构的一对源极/漏极区；在所述牺牲栅电极的侧壁附近和所述鳍结构的上方形成电介质间隔物；从所述一对源极/漏极区去除所述外延硅层和所述外延SiGe层的多个部分；形成用于所述鳍结构的外延硅源极/漏极区域，所述外延硅源极/漏极区域在所述电介质间隔物附近；从所述电介质间隔物之间去除所述牺牲栅电极，以使所述鳍结构在所述电介质间隔物之间的部分露出；从所述鳍结构在所述电介质间隔物之间的所述部分去除所述外延SiGe层，以在所述鳍结构在所述电介质间隔物之间的所述部分中形成外延硅纳米线；在所述外延硅纳米线上形成高k栅电介质层；以及在所述高k栅电介质层上形成金属栅电极，所述金属栅电极在所述外延硅纳米线周围。

【技术特征摘要】
2010.12.01 US 12/958,1791.一种形成半导体器件的方法，所述方法包括：在大块晶体硅衬底上形成外延硅锗(SiGe)层；在所述外延SiGe层上形成外延硅层；从所述外延SiGe层和所述外延硅层形成鳍结构；在所述鳍结构上形成牺牲栅电极，从而限定所述鳍结构的一对源极/漏极区；在所述牺牲栅电极的侧壁附近和所述鳍结构的上方形成电介质间隔物；从所述一对源极/漏极区去除所述外延硅层和所述外延SiGe层的多个部分；形成用于所述鳍结构的外延硅源极/漏极区域，所述外延硅源极/漏极区域在所述电介质间隔物附近；从所述电介质间隔物之间去除所述牺牲栅电极，以使所述鳍结构在所述电介质间隔物之间的部分露出；从所述鳍结构在所述电介质间隔物之间的所述部分去除所述外延SiGe层，以在所述鳍结构在所述电介质间隔物之间的所述部分中形成外延硅纳米线；在所述外延硅纳米线上形成高k栅电介质层；以及在所述高k栅电介质层上形成金属栅电极，所述金属栅电极在所述外延硅纳米线周围。2.如权利要求1所述的方法，其特征在于，形成所述金属栅电极包括：形成金属层，所述金属层从由钛层、钨层、钽层以及铝层组成的组中选择。3.如权利要求1所述的方法，其特征在于，形成所述金属栅电极包括：形成金属合金层，所述金属合金层从由钛合金层、钨合金层、钽合金层以及铝合金层组成的组中选择。4.如权利要求1所述的方法，其特征在于，所述半导体器件是P型半导体器件。5.如权利要求1所述的方法，其特征在于，所述半导体器件是N型半导体器件。6.如权利要求1所述的方法，其特征在于，所述半导体器件是栅完全包围(GAA)半导体器件。7.如权利要求1所述的方法，其特征在于，从所述鳍结构在所述电介质间隔物之间的所述部分去除所述外延SiGe层以形成外延硅纳米线包括：形成所述外延硅纳米线的应变硅沟道。8.如权利要求1所述的方法，其特征在于，从所述外延SiGe层和所述外延硅层形成所述鳍结构还包括：形成在所述鳍结构附近并与所述鳍结构平行的一个或多个附加鳍结构。9.如权利要求8所述的方法，其特征在于，形成用于所述鳍结构的外延硅源极/漏极区包括：形成用于所述鳍结构和所述一个或多个附加鳍结构的单一源极区，并形成用于所述鳍结构和所述一个或多个附加鳍结构的单一漏极区。10.如权利要求1所述的方法，其特征在于，形成用于所述鳍结构的外延硅源极/漏极区包括：形成用于所述鳍结构的有刻面的外延硅源极/漏极区。11.一种形成纳米线器件的方法，包括：在衬底上形成外延硅锗上外延硅的交替层；通过蚀刻所述交替层形成鳍结构并在所述鳍结构附近形成沟槽；在所述鳍结构上形成鳍间隔物；执行第二沟槽蚀刻以使所述鳍结构的底部鳍区露出；使所述底部鳍区氧化；横跨和在所述鳍结构上形成间隔物；从所述衬底上的源极和漏极区去除所述鳍结构的部分，并随后在所述源极和漏极区上形成源极和漏极结构，其中所述源极和漏极区位于所述间隔物附近；从设置于所述间隔物之间的所述鳍结构中去除所述硅层；以及在从设置于所述间隔物之间的所述鳍结构中去除所述硅层之后，在所述间隔物之间形成金属栅电极。12.如权利要求11所述的方法，其特征在于，将底部纳米线设置在所述经氧化的底部鳍区上。13.如权利要求11所述的方法，其特征在于，形成所述金属栅电极包括：形成金属层，所述金属层从由钛层、钨层、钽层以及铝层组成的组中选择。14.如权利要求11所述的方法，其特征在于，形成所述金属栅电极包括：形成金属合金层，所述金属合金层从由钛合金层、钨合金层、钽合金层以及铝合金层组成的组中选择。15.如权利要求11所述的方法，其特征在于，所述半导体器件是P型半导体器件。16.如权利要求11所述的方法，其特征在于，所述半导体器件是N型半导体器件。17.如权利要求11所述的方法，其特征在于，所述半导体器件是栅完全包围(GAA)半导体器件。18.如权利要求11所述的方法，其特征在于，形成所述源极和漏极结构包括：形成单一源极区和单一漏极区。19.如权利要求11所述的方法，其特征在于，形成所述源极和漏极结构包括：形成有刻面的外延源极和漏极结构。20.一种纳米线器件结构，包括：垂直地设置在衬底之上的纳米线沟道结构，其中所述纳米线沟道结构包括硅纳米线和硅锗纳米线中的一者；栅电极，其中所述栅电极的部分在所述纳米线沟道结构之上；侧壁间隔物，邻近所述栅电极，其中所述侧壁间隔物的部分侧向地邻近所述栅电极的在所述纳米线沟道结构之上的部分；以及源极和漏极结构，在所述纳米线沟道结构的任一侧，其中所述源极和漏极结构的部分侧向地邻近所述侧壁间隔物的所述部分，所述侧壁间隔物的所述部分侧向地邻近所述栅电极的在所述纳米线沟道结构之上的部分。21.如权利要求20所述的结构，其特征在于，所述纳米线沟道结构包括垂直地设置在第二纳米线之上的第一纳米线。22.一种纳米线器件，包括：衬底；设置在所述衬底之上的纳米线沟道结构，其中所述纳米线沟道结构在彼此之上垂直地层叠；栅电极，其中所述栅电极的部分在所述纳米线沟道结构之上；侧壁间隔物，邻近所述栅电极，其中所述侧壁间隔物的部分侧向地邻近所述栅电极的在所述纳米线沟道结构之上的所述部分；以及源极和漏极结构，在所述纳米线沟道结构的任一侧，其中所述源极和漏极结构的部分侧向地邻近所述侧壁间隔物的所述部分，所述侧壁间隔物的所述部分侧向地邻近所述栅电极的在所述纳米线沟道结构之上的部分。23.如权利要求22所述的纳米线器件，其特征在于，所述纳米线沟道结构包括通过间隙彼此隔开的外延硅纳米线沟道结构。24.如权利要求22所述的纳米线器件，其特征在于，所述纳米线沟道结构包括通过间隙彼此隔开的外延硅锗纳米线沟道结构。25.如权利要求22所述的纳米线器件，其特征在于，所述栅电极包括完全包围所述纳米线沟道结构的栅极电介质材料以及包围所述纳米线沟道结构的金属栅极。26.如权利要求25所述的纳米线器件，其特征在于，所述栅极电介质材料包括高k栅极电介质材料。27.如权利要求22所述的纳米线器件，其特征在于，所述纳米线沟道结构包括外延硅和外延硅锗中的一者。28.如权利要求22所述的纳米线器件，其特征在于，所述源极和漏极结构包括外延硅锗。29.如权利要求22所述的纳米线器件，其特征在于，所述衬底包括SOI衬底，并且底部纳米线沟道结构被设置在所述SOI衬底的氧化物部分上。30.如权利要求28所述的纳米线器件，其特征在于，所述衬底包括SOI衬底，并且底部纳米线沟道结构被设置在所述SOI衬底的氧化物部分上。31.如权利要求22所述的纳米线器件，其特征在于，还包括耦合至所述源极和漏极结构的沟槽触头，其中所述源极和漏极结构包括n+掺杂的硅，并且其中硅外延尖端被设置在所述源极和漏极结构与所述衬底之间。32.如权利要求22所述的纳米线器件，其特征在于，还包括耦合至所述源极和漏极结构的沟槽触头，其中所述源极和漏极结构包括p+掺杂的硅锗，并且其中硅外延尖端被设置在所述源极和...

【专利技术属性】
技术研发人员：K·J·库恩，S·金，R·里奥斯，S·M·赛亚，M·D·贾尔斯，A·卡佩尔拉尼，T·拉克什特，P·常，W·瑞驰梅迪，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US