半导体器件及其制造方法技术

本发明专利技术提供一种半导体器件，其包括半导体膜、栅极绝缘膜、栅电极、绝缘膜、以及源电极及漏电极。所述半导体膜至少具有沟道形成区域、区域、位于所述沟道形成区域和所述区域之间的源区及漏区、在所述区域上的第一硅化物区域、以及在所述源区及漏区的一部分上的第二硅化物区域。所述绝缘膜具有接触孔，以至少使所述第一硅化物区域露出。所述源电极及漏电极分别通过所述接触孔电连接到所述第一硅化物区域。所述区域以低于所述源区及漏区的浓度具有赋予一导电型的元素。

【技术实现步骤摘要】

本专利技术涉及。
技术介绍
近年来，在衬底上制造半导体器件例如薄膜晶体管(Thin filmtransistor，以下称作‘TFT’)的技术进步飞快，例如正在对将其应用于有源矩阵型的显示器件进行开发。特别是，使用结晶半导体膜的TFT与使用现有的非晶半导体膜的TFT相比，场效应迁移率(也称作迁移率)高，从而可以进行高速运作。作为在衬底上制作TFT的例子，可以举出顺序形成有基底膜、激活层、栅极绝缘膜、栅电极、层间绝缘膜、源电极或漏电极的结构。为了进一步提高该TFT的响应速度，除了缩小设计规格，还有在激活层的源区或漏区形成硅化物，以降低与源电极或漏电极的接触电阻的方法。为了形成这种硅化物，一般使用钛(Ti)、镍(Ni)、钴(Co)、钨(W)、或铂(Pt)等(参照专利文献1)。专利公开Hei10-98199号公报
技术实现思路
制造TFT的工艺包括以下工序将赋予一导电型的元素添加到激活层，形成金属膜，然后形成硅化物，形成层间绝缘膜，并且形成源电极或漏电极。但是，在形成源电极或漏电极的过程中，还包括以下工序在层间绝缘膜中形成接触孔，然后使用氢氟酸等去除硅化物表面的氧化膜，以便降低与硅化物的电阻。然而已知如进行去除该硅化物表面的氧化膜的工序，则有可能因氢氟酸等而使硅化物消失。具体而言，在添加赋予n型的元素之后，形成硅化物，当通过蚀刻去除硅化物表面的氧化膜(主要是氧化硅)时，接触孔底部的硅化物会消失。于是，本专利技术的目的在于改善源电极或漏电极与硅化物之间的电接触而不使接触孔底部的硅化物消失。本专利技术的特征在于将赋予n型的元素不添加到从层间绝缘膜中的接触孔露出的激活层中的区域，而使得硅化物不消失。本专利技术涉及一种半导体器件，包括在衬底上的岛状半导体膜；在所述岛状半导体膜中的沟道形成区域、源区或漏区、以及以比所述源区或漏区低的浓度包含赋予一导电型的杂质的连接区域；形成在所述源区或漏区的一部分的表面附近和所述连接区域的表面附近的硅化物区域；在所述岛状半导体膜上的栅极绝缘膜；在所述栅极绝缘膜上的栅电极；形成在所述栅极绝缘膜和所述栅电极的侧面的侧壁；覆盖所述岛状半导体膜、所述栅极绝缘膜、所述栅电极及所述侧壁的层间绝缘膜；以及形成在所述层间绝缘膜上且通过形成在所述层间绝缘膜中的接触孔电连接到所述连接区域的表面附近的硅化物区域的源电极或漏电极。此外，本专利技术涉及一种半导体器件，包括在衬底上的第一岛状半导体膜及第二岛状半导体膜；在所述第一岛状半导体膜中的第一沟道形成区域、包含赋予n型的杂质的第一源区或漏区、以及以比所述第一源区或漏区低的浓度包含所述杂质的连接区域；形成在所述第一源区或漏区的一部分的表面附近和所述连接区域的表面附近的第一硅化物区域；在所述第一岛状半导体膜上的第一栅极绝缘膜；在所述第一栅极绝缘膜上的第一栅电极；形成在所述第一栅极绝缘膜和所述第一栅电极的侧面的第一侧壁；在所述第二岛状半导体膜中的第二沟道形成区域、以及包含赋予p型的杂质的第二源区或漏区；形成在所述第二源区或漏区的一部分的表面附近的第二硅化物区域；在所述第二岛状半导体膜上的第二栅极绝缘膜；在所述第二栅极绝缘膜上的第二栅电极；形成在所述第二栅极绝缘膜和所述第二栅电极的侧面的第二侧壁；覆盖所述第一及第二岛状半导体膜、所述第一及第二栅极绝缘膜、所述第一及第二栅电极、以及所述第一及第二侧壁的层间绝缘膜；形成在所述层间绝缘膜上且通过形成在所述层间绝缘膜中的接触孔电连接到所述连接区域的表面附近的硅化物区域的第一电极；形成在所述层间绝缘膜上且通过形成在所述层间绝缘膜中的接触孔电连接到所述连接区域的表面附近的第一硅化物区域的第一电极；形成在所述层间绝缘膜上且通过形成在所述层间绝缘膜中的接触孔电连接到所述第二源区或漏区中的一个的一部分的表面附近的第二硅化物区域的第二电极；以及形成在所述层间绝缘膜上且通过形成在所述层间绝缘膜中的接触孔电连接到与所述第一电极不同的所述连接区域的表面附近的第一硅化物区域，并且电连接到所述第二源区或漏区中的另一个的一部分的表面附近的第二硅化物区域的第三电极。在本专利技术中，所述硅化物区域包含钛(Ti)、镍(Ni)、钴(Co)、钨(W)、或铂(Pt)的硅化物。此外，本专利技术涉及一种半导体器件的制造方法，包括以下工序；在衬底上形成基底膜；在所述基底膜上形成岛状半导体膜；在所述岛状半导体膜上形成栅极绝缘膜；在所述栅极绝缘膜上形成栅电极；在所述岛状半导体膜的一部分上形成抗蚀剂；以所述抗蚀剂为掩模将赋予一导电型的元素引入所述岛状半导体膜；通过引入所述元素，在所述岛状半导体膜中形成沟道形成区域、源区或漏区，并且在形成有所述抗蚀剂的所述岛状半导体膜的一部分形成连接区域；在所述栅极绝缘膜及所述栅电极的侧面形成侧壁；形成覆盖所述岛状半导体膜及所述侧壁的金属膜；加热所述岛状半导体膜及所述金属膜，以在所述源区或漏区的一部分的表面附近及所述连接区域的表面附近形成硅化物区域；形成覆盖所述岛状半导体膜、所述栅极绝缘膜、所述栅电极及所述侧壁的层间绝缘膜；在所述层间绝缘膜中形成到达所述连接区域的表面附近的硅化物区域的接触孔；以及形成通过所述接触孔电连接到所述连接区域的表面附近的硅化物区域的源电极或漏电极。在本专利技术中，所述金属膜是钛(Ti)、镍(Ni)、钴(Co)、钨(W)、以及铂(Pt)中的任何一个。在本专利技术中，所述赋予一导电型的元素是赋予n型的元素。注意，在本说明书中，半导体器件是指所有通过利用半导体而工作的元件及器件，并且包含液晶显示器件等的电光装置及安装有该电光装置的电子设备包括在其范围内。根据本专利技术，可以防止硅化物因蚀刻而消失，并且改善源电极或漏电极与硅化物的电接触。此外，根据本专利技术制造的半导体器件的驱动速度快、并具有高可靠性。本专利技术可以适用于具有TFT的半导体器件。本专利技术的TFT可以防止硅化物因蚀刻而消失，并且使源电极或漏电极与硅化物的电接触为良好。此外，根据本专利技术制造的半导体器件的驱动速度快、并且具有高可靠性。附图说明图1是表示本专利技术的半导体器件的图；图2A至2C是表示本专利技术的半导体器件的制造工序的图；图3A至3D是表示本专利技术的半导体器件的制造工序的图；图4A至4C是表示本专利技术的半导体器件的制造工序的图；图5A和5B是表示本专利技术的半导体器件的制造工序的图；图6是表示本专利技术的半导体器件的图；图7A至7F是表示本专利技术的半导体器件的制造工序的图；图8A至8E是表示本专利技术的半导体器件的制造工序的图；图9A至9D是表示本专利技术的半导体器件的制造工序的图；图10A至10C是表示本专利技术的半导体器件的制造工序的图；图11A至11C是表示本专利技术的CPU的制造工序的图；图12A和12B是表示本专利技术的CPU的制造工序的图；图13是本专利技术的CPU的俯视图；图14是表示本专利技术的系统化面板(system on panel)的图；图15A至15C是表示本专利技术的CPU的制造工序的图；图16A和16B是表示本专利技术的ID芯片的制造工序的图；图17A和17B是表示本专利技术的ID芯片的制造工序的图；图18A和18B是表示本专利技术的ID芯片的制造工序的图；图19A和19B是表示本专利技术的ID芯片的制造工序的图；图20A至20D是表示适用本专利技术的电子设备的示例的图；图21A至21D是表示适用本专利技术的电子设备的示例的图；图22本文档来自技高网...

【技术保护点】
一种半导体器件，包括：在衬底上的半导体膜，其中所述半导体膜至少包括沟道形成区域、区域、位于所述沟道形成区域和所述区域之间的源区及漏区、在所述区域上的第一硅化物区域、以及在所述源区及漏区的一部分上的第二硅化物区域；在所述沟道形成区域上的栅极绝缘膜；在所述栅极绝缘膜上的栅电极；在所述栅极绝缘膜和所述栅电极上的绝缘膜，其中所述绝缘膜具有接触孔，以至少使所述第一硅化物区域露出；以及在所述绝缘膜上的源电极及漏电极，其中所述源电极及漏电极分别通过所述接触孔电连接到所述第一硅化物区域，其中，所述区域以低于所述源区及漏区的浓度具有赋予一导电型的元素。

【技术特征摘要】
JP 2006-3-31 2006-1002631.一种半导体器件，包括在衬底上的半导体膜，其中所述半导体膜至少包括沟道形成区域、区域、位于所述沟道形成区域和所述区域之间的源区及漏区、在所述区域上的第一硅化物区域、以及在所述源区及漏区的一部分上的第二硅化物区域；在所述沟道形成区域上的栅极绝缘膜；在所述栅极绝缘膜上的栅电极；在所述栅极绝缘膜和所述栅电极上的绝缘膜，其中所述绝缘膜具有接触孔，以至少使所述第一硅化物区域露出；以及在所述绝缘膜上的源电极及漏电极，其中所述源电极及漏电极分别通过所述接触孔电连接到所述第一硅化物区域，其中，所述区域以低于所述源区及漏区的浓度具有赋予一导电型的元素。2.根据权利要求1的半导体器件，其中所述第一硅化物区域与所述区域接触。3.根据权利要求1的半导体器件，其中所述第一硅化物区域形成在所述区域的表面附近。4.根据权利要求1的半导体器件，其中所述第二硅化物区域与所述源区及漏区接触。5.根据权利要求1的半导体器件，其中所述第二硅化物区域形成在所述源区及漏区的一部分的表面附近。6.根据权利要求1的半导体器件，其中所述第一硅化物区域和所述第二硅化物区域分别包含选自钛硅化物、镍硅化物、钴硅化物、钨硅化物、以及铂硅化物中的至少一个。7.根据权利要求1的半导体器件，其中所述赋予一导电型的元素是赋予n导电型的元素。8.一种半导体器件，包括在衬底上的半导体膜，其中所述半导体膜包括沟道形成区域、区域、位于所述沟道形成区域和所述区域之间的源区及漏区、在所述区域上的第一硅化物区域、在所述源区及漏区的一部分上的第二硅化物区域、以及位于所述沟道形成区域和所述源区及漏区之间的LDD区域；在所述沟道形成区域上的栅极绝缘膜；在所述栅极绝缘膜上的栅电极；在所述栅电极的侧面上的侧壁；在所述栅极绝缘膜和所述栅电极上的绝缘膜，其中所述绝缘膜具有接触孔，以至少使所述第一硅化物区域露出；以及在所述绝缘膜上的源电极及漏电极，其中所述源电极及漏电极分别通过所述接触孔电连接到所述第一硅化物区域，其中，所述区域以低于所述源区及漏区的浓度具有赋予一导电型的元素。9.根据权利要求8的半导体器件，其中所述第一硅化物区域与所述区域接触。10.根据权利要求8的半导体器件，其中所述第一硅化物区域形成在所述区域的表面附近。11.根据权利要求8的半导体器件，其中所述第二硅化物区域与所述源区及漏区接触。12.根据权利要求8的半导体器件，其中所述第二硅化物区域形成在所述源区及漏区的一部分的表面附近。13....

【专利技术属性】
技术研发人员：丸山穗高，秋元健吾，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：JP[日本]