一种电容测试结构、制备方法、测试方法及应用技术

本申请公开了一种电容测试结构、制备方法、测试方法及应用，涉及半导体制造技术领域。该电容测试结构包括有源区衬底、栅氧化层、金属接触层和下极板电极；有源区衬底包括两侧的掺杂区和中间的衬底区，有源区衬底为电容的下极板；栅氧化层为覆盖在衬底区和掺杂区的第一区域上的钴硅化合物阻挡层，栅氧化层制作有盲孔，栅氧化层为电容的绝缘体介质；金属接触层为通过盲孔沉积的金属，金属接触层为电容的上极板；下极板电极为覆盖在掺杂区的第二区域上的金属，下极板电极的侧壁接触栅氧化层。通过上述技术手段，解决了现有技术中无法准确测定衬底与栅氧化层之间的界面电荷的问题，保证栅氧化层的测试和评估结果的可靠性。氧化层的测试和评估结果的可靠性。氧化层的测试和评估结果的可靠性。

【技术实现步骤摘要】
一种电容测试结构、制备方法、测试方法及应用


[0001]本申请涉及半导体制造
，尤其涉及一种电容测试结构、制备方法、测试方法及应用。

技术介绍

[0002]随着集成电路晶体管的快速发展，栅氧化层的可靠性能逐渐成为重要研究方向之一。栅氧化层的特性直接影响晶体管使用过程中的栅漏电、饱和/线形电流阈值电压、跨导等关键参数。栅氧化层的界面态和缺陷将影响器件的长期使用，因此需要对晶体管的栅氧化层进行测试与评估。
[0003]在现有技术中，通过电容测试结构对栅氧化层的特性进行测试，电容测试结构采用高掺杂多晶硅作为上极板，采用衬底作为下极板，以测定衬底与栅氧化层之间的界面电荷。但是上极板的功函数由多晶硅的掺杂浓度决定，而且多晶硅本身为半导体，这容易影响衬底与栅氧化层之间的界面电荷的测定准确性，导致栅氧化层的测试和评估结果不够可靠。

技术实现思路

[0004]本申请提供一种电容测试结构、制备方法、测试方法及应用，以解决现有技术中无法准确测定衬底与栅氧化层之间的界面电荷的问题，保证栅氧化层的测试和评估结果的可靠性。
[0005]第一方面，本申请提供了一种电容测试结构，包括有源区衬底、栅氧化层、金属接触层和下极板电极，其中：所述有源区衬底包括两侧的掺杂区和中间的衬底区，所述有源区衬底为电容的下极板；所述栅氧化层为覆盖在所述衬底区和所述掺杂区的第一区域上的钴硅化合物阻挡层，所述栅氧化层制作有盲孔，所述栅氧化层为所述电容的绝缘体介质；所述金属接触层为通过所述盲孔沉积的金属，所述金属接触层为所述电容的上极板；所述下极板电极为覆盖在所述掺杂区的第二区域上的金属，所述下极板电极的侧壁接触所述栅氧化层。
[0006]第二方面，本申请提供了一种电容测试结构的制备方法，包括：对衬底的两侧进行掺杂离子注入，形成有源区衬底；其中，所述有源区衬底包括两侧的掺杂区和中间的衬底区，所述有源区衬底为电容的下极板；在所述衬底区和所述掺杂区的第一区域上覆盖钴硅化合物阻挡层，形成栅氧化层；其中，所述栅氧化层为所述电容的绝缘体介质；在所述栅氧化层上制作盲孔，在所述盲孔中沉积金属，形成金属接触层；其中，所述金属接触层为所述电容的上极板；
在所述掺杂区的第二区域上覆盖金属，形成下极板电极；其中，所述下极板电极的侧壁接触所述栅氧化层。
[0007]第三方面，本申请提供了一种测试方法，包括：提供如第一方面所述的电容测试结构；将所述电容测试结构的两个下极板电极短接后加上多种测试电压，测量所述金属接触层对应的电容；根据所述测试电压和对应电容，生成所述电容测试结构的电容电压曲线；根据所述电容电压曲线评估所述栅氧化层的性能参数。
[0008]第四方面，本申请提供了一种如第一方面所述的电容测试结构或者通过第二方面所述的制备方法的电容测试结构在电路中作为寄生器件或高压器件的应用。
[0009]在本申请中，通过将包含两侧掺杂区和中间衬底区的有源区衬底作为电容下极板，将覆盖在衬底区和掺杂区上的栅氧化层作为电容的绝缘体介质，将通过制作在栅氧化层上的接触孔沉积在栅氧化层上的金属接触层作为电容上极板，将沉积在两侧掺杂区上的金属作为下极板电极。通过上述技术手段，采用功函数较为稳定的金属材料作为电容上极板，而且金属材料不存在半导体特性，因此可通过检测电容上极板的电容来精确测定栅氧化层和有源区衬底之间的界面电荷和栅氧化层的厚度，根据界面电荷和厚度精准评估栅氧化层的工艺质量，解决了现有技术中无法准确测定衬底与栅氧化层之间的界面电荷的问题，保证栅氧化层的测试和评估结果的可靠性。由于电容测试结构的制备流程完全兼容BCD制造工艺，因此不需要增加额外的光罩，有利于节约制造成本，而且电容测试结构也可用于检测BCD的制造工艺，有利于BCD的制造工艺的开发和研究。电容测试结构的有源区衬底是半导体材料，因此电容测试结构满足MOS管电容特性和转移特性，电容测试结构的击穿电压较高，可将电容测试结构作为电路中的高压器件和寄生器件，拓展了电容测试结构的应用场景。
附图说明
[0010]图1是本申请实施例提供的一种电容测试结构的剖面结构示意图之一；图2是本申请实施例提供的一种电容测试结构的剖面结构示意图之二；图3是本申请实施例提供的一种电容测试结构的制备方法的流程图；图4是本申请实施例提供的一种电容测试结构制备过程的剖面结构示意图之一；图5是本申请实施例提供的一种电容测试结构制备过程的剖面结构示意图之二；图6是本申请实施例提供的一种电容测试结构制备过程的剖面结构示意图之三；图7是本申请实施例提供的一种电容测试结构制备过程的剖面结构示意图之四；图8是本申请实施例提供的一种测试方法的流程图；图9是本申请实施例提供的电容电压曲线的示意图；图中，11、衬底区；12、掺杂区；13、栅氧化层；14、金属接触层；15、下极板电极；16、轻掺杂区；17、重掺杂区；18、氧化硅层；19、氮化硅层。
具体实施方式
[0011]为了使本申请的目的、技术方案和优点更加清楚，下面结合附图对本申请具体实
施例作进一步的详细描述。可以理解的是，此处所描述的具体实施例仅仅用于解释本申请，而非对本申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请相关的部分而非全部内容。在更加详细地讨论示例性实施例之前应当提到的是，一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各项操作（或步骤）描述成顺序的处理，但是其中的许多操作可以被并行地、并发地或者同时实施。此外，各项操作的顺序可以被重新安排。当其操作完成时处理可以被终止，但是还可以具有未包括在附图中的附加步骤。处理可以对应于方法、函数、规程、子例程、子程序等等。
[0012]本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施，且“第一”、“第二”等所区分的对象通常为一类，并不限定对象的个数，例如第一对象可以是一个，也可以是多个。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。
[0013]在较为常见的现有实现方式中，通过电容测试结构对栅氧化层的特性进行测试，电容测试结构采用高掺杂多晶硅作为上极板，采用衬底作为下极板，以测定衬底与栅氧化层之间的界面电荷。但是上极板的功函数由多晶硅的掺杂浓度决定，而且多晶硅本身为半导体，这容易影响衬底与栅氧化层之间的界面电荷的测定准确性，导致栅氧化层的测试和评估结果不够可靠。而且在一些半导体器件中，栅氧化层覆盖在高掺杂多晶硅上，例如采用SAB（Cobalt Salicide block，钴硅化合物阻挡层）作为栅氧化层时，高掺杂多晶硅位于栅氧化层和衬底之间，从电容结构上来说，高掺杂多晶硅无法作为电容上极板来测量电容，进而无法对栅氧化层的特性进行测试。因此电容测试结构采用高掺杂多晶硅作为上极板对栅氧化层进行测试时存在较大的局限性，不适本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电容测试结构，其特征在于，包括有源区衬底、栅氧化层、金属接触层和下极板电极，其中：所述有源区衬底包括两侧的掺杂区和中间的衬底区，所述有源区衬底为电容的下极板；所述栅氧化层为覆盖在所述衬底区和所述掺杂区的第一区域上的钴硅化合物阻挡层，所述栅氧化层制作有盲孔，所述栅氧化层为所述电容的绝缘体介质；所述金属接触层为通过所述盲孔沉积的金属，所述金属接触层为所述电容的上极板；所述下极板电极为覆盖在所述掺杂区的第二区域上的金属，所述下极板电极的侧壁接触所述栅氧化层。2.根据权利要求1所述的电容测试结构，其特征在于，所述掺杂区包括轻掺杂区和重掺杂区，所述重掺杂区位于所述掺杂区中远离所述衬底区的一侧，所述轻掺杂区位于所述掺杂区中靠近所述衬底区的一侧。3.根据权利要求2所述的电容测试结构，其特征在于，所述第一区域包括所述轻掺杂区和所述重掺杂区的一部分区域，所述第二区域包括所述重掺杂区的另一部分区域。4.根据权利要求1所述的电容测试结构，其特征在于，所述钴硅化合物阻挡层由氧化硅层和氮化硅层交替层叠而成，并且靠近所述有源区衬底的一侧为氧化硅层。5.根据权利要求4所述的电容测试结构，其特征在于，所述盲孔的底部为所述有源区衬底一侧的氧化硅层。6.一种电容测试结构的制备方法，其特征在于，包括：对衬底的两侧进行掺杂离子注入，形成有源区衬底；其中，所述有源区衬底包括两侧的掺杂区和中间的衬底区，所述有源区衬底为电容的下极板；在所述衬底区和所述掺杂区的第一区域上覆...

【专利技术属性】
技术研发人员：高沛雄，沈安星，
申请(专利权)人：粤芯半导体技术股份有限公司，
类型：发明
国别省市：