三极管产品晶圆黑边不打点的版图结构及其制造方法技术

本发明专利技术公开了三极管产品晶圆黑边不打点的版图结构及其制造方法。三极管产品晶圆黑边不打点的版图结构，包括芯片有效管芯区，所述芯片有效管芯区为晶圆的中心区域，当晶圆为5寸晶圆时，所述芯片有效管芯区是一直径为120

【技术实现步骤摘要】
三极管产品晶圆黑边不打点的版图结构及其制造方法


[0001]本专利技术涉及半导体
，具体涉及版图结构及其制造方法。

技术介绍

[0002]随着晶圆制造技术的成熟，客户对成本的要求是越来越高，对晶圆的黑边设计时，首先是要避免黑边(晶圆上的无效区域)上进行打点，一旦黑边打点时，墨水点的20
‑
40微米的高度，会导致晶圆在减薄的加工中受力不均匀，产生较大比例的碎片。
[0003]当然也可以采用黑边全部保留氧化层的设计方案，但是，黑边全部保留氧化层会增加划片刀的损耗32％左右，因此，采用本方案的设计也是不成熟的。
[0004]也可以采用无效黑边区域版图上设计开划片槽的设计，此项设计可以改善划片刀的损耗问题，但是会带来背面减薄腐蚀时，由于存在氧化层与硅的台阶差异，蓝膜无法提供完整的保护，导致腐蚀的酸液顺着台阶处侵入(虹吸效应)有效管芯区域腐蚀金属层、导致聚酰亚胺光刻胶脱胶问题。
[0005]综上，目前缺乏一种黑边不打点的版图结构及其制备方法。

技术实现思路

[0006]针对现有技术存在的问题，本专利技术提供三极管产品晶圆黑边不打点的版图结构，已解决上述至少一个技术问题。
[0007]本专利技术提供三极管产品晶圆黑边不打点的版图结构的制造方法，已解决上述至少一个技术问题。
[0008]本专利技术的技术方案是：三极管产品晶圆黑边不打点的版图结构，包括芯片有效管芯区，所述芯片有效管芯区为晶圆的中心区域，其特征在于，当晶圆为5寸晶圆时，所述芯片有效管芯区是一直径为120
‑
123mm的圆形区域；
[0009]当晶圆为6寸晶圆时，所述芯片有效管芯区是一直径为140
‑
145mm圆形区域；
[0010]在所述芯片有效管芯区根据三极管的芯片尺寸大小进行阵列排布，当三极管的任意一条边长在所述芯片有效管芯区外时，删除三极管，以位于所有保留的三极管的图形的外围区域为黑边区域。
[0011]进一步优选的，所述芯片有效管芯区设置有矩阵式排布的三极管成型区；
[0012]所述黑边区域设置有等间隔排布的黑边成型区；
[0013]每个三极管成型区均包括基区测试区以及发射区测试区；
[0014]每个黑边成型区均包括发射区扎针区域以及基区扎针区域；
[0015]所述基区测试区与所述基区扎针区域位置一一对应；
[0016]所述发射区测试区与所述发射区扎针区域位置一一对应；
[0017]所述黑边成型区的发射区扎针区域设置有与所述基区测试区一致的基区结构，所述黑边成型区的基区扎针区域设置有与所述发射区测试区一致的发射区结构。
[0018]进一步优选的，所述三极管成型区形成PN结，所述黑边成型区形成反向的NP结。
[0019]采用普通的矩形测试时，探针测试芯片有效管芯区与黑边区域时，被测试的器件或区域是相反的结构。便于无需打点，即可直接的对黑边区域以及芯片有效管芯区进行有效的区分。
[0020]进一步优选的，所述黑边区域的顶部无氧化层、无金属，且无钝化层。
[0021]扎针测试时直接测试在硅的表面。
[0022]三极管产品晶圆黑边不打点的版图结构的制备方法，其特征在于，包括如下步骤：
[0023]步骤一，三极管的版图设计完成后，将三极管进行阵列排布，形成三极管的图形区域；
[0024]对于5寸的晶圆，三极管的排布的范围的直径不小于130mm，同时，绘制直径为120
‑
123mmmm的圆形参考区域；
[0025]对于6寸的晶圆，三极管的排布的范围的直径不小于160mm，同时，绘制直径为140
‑
145mm的圆形参考区域；
[0026]以直径大于圆形参考区域的部分为黑边区域；
[0027]步骤二、删除符合条件的三极管，条件包括三极管的任意一个边长位于圆形参考区域之外，以所有保留的三极管的图形区域为芯片有效管芯区；
[0028]以位于所有保留的三极管的图形的外围区域为黑边区域，以黑边区域为无效的黑边管芯区域；
[0029]步骤三、在黑边区域设置有等间隔排布的黑边成型区；
[0030]所述有效管芯区设置有等间隔排布的三极管成型区；
[0031]每个三极管成型区均包括基区测试区，所述基区测试区与所述黑边成型区上对应的基区测试区位置的掺杂类型相反；
[0032]每个三极管成型区均包括发射区测试区，所述发射区测试区与所述黑边成型区上对应的发射区测试区位置的掺杂类型相反。
[0033]进一步优选的，步骤三中，所述基区测试区与所述黑边成型区上对应的发射区测试区位置同步掺杂。
[0034]进一步优选的，步骤三中，所述发射区测试区与所述黑边成型区上对应的基区测试区位置同步掺杂。
[0035]进一步优选的，步骤三中，光刻形成第一掺杂窗口，掺入剂量大于103的硼杂质，经过大于1000℃以上的高温炉管氧化扩散，形成氧化层厚度大于2000埃，结深大于2.0μm的柱状区域，位于芯片有效管芯区的柱状区域为基区测试区，位于黑边区域的柱状区域为发射区扎针区域；
[0036]随后在发射区光刻后形成第二掺杂窗口，并向其中掺入剂量大于104的磷或砷杂质，经过大于900℃以上的高温炉管氧化扩散，形成氧化层厚度大于2000埃，结深大于1.0μm的柱状区域，位于芯片有效管芯区的柱状区域为发射区测试区，位于黑边区域的柱状区域为基区扎针区域；
[0037]基区测试区以及发射区扎针区域的结深相同；
[0038]发射区测试区以及基区扎针区域的结深相同；
[0039]且所述基区测试区的结深大于所述发射区测试区的结深。
[0040]进一步优选的，步骤四，芯片有效管芯区的上方设置有氧化层、金属层以及钝化
层；
[0041]黑边区域的上方无氧化层、金属层以及钝化层。
[0042]进一步优选的，测试时，根据电压差异确定当前三极管产品位于黑边区域还是芯片有效管芯区；
[0043]芯片有效管芯区的三极管产品的电压小于1V；
[0044]黑边区域的三极管产品的电压大于5V。
[0045]实现黑边区域不打点。
[0046]本专利技术的积极进步效果在于：
[0047]在不增加成本的基础上设计了晶圆的黑边与有效管芯区域的反向PN结结构，可通过矩形测试识别PN结的正向和击穿特性来分别有效管芯区域还是黑边区域，从而对黑边区域不打点，降低圆片碎片率，同时黑边区域完全不保留氧化层就可以做到不增加划片刀的损耗的同时黑边区域不存在台阶，不会产生酸液侵入有效管芯区域腐蚀金属层、导致聚酰亚胺光刻胶脱胶问题。
附图说明
[0048]图1为本专利技术具体实施例1版图结构示意图；
[0049]图2为本专利技术具体实施例1的局部俯视图；
[0050]图3为本专利技术具体要实施例1的局部剖视图。
[0051]图中：1为芯片有效管芯区本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.三极管产品晶圆黑边不打点的版图结构，包括芯片有效管芯区，所述芯片有效管芯区为晶圆的中心区域，其特征在于，当晶圆为5寸晶圆时，所述芯片有效管芯区是一直径为120
‑
123mm的圆形区域；当晶圆为6寸晶圆时，所述芯片有效管芯区是一直径为140
‑
145mm圆形区域；在所述芯片有效管芯区根据三极管的芯片尺寸大小进行阵列排布，当三极管的任意一条边长在所述芯片有效管芯区外时，删除三极管，以位于所有保留的三极管的图形的外围区域为黑边区域。2.根据权利要求1所述的三极管产品晶圆黑边不打点的版图结构，其特征在于：所述芯片有效管芯区设置有矩阵式排布的三极管成型区；所述黑边区域设置有等间隔排布的黑边成型区；每个三极管成型区均包括基区测试区以及发射区测试区；每个黑边成型区均包括发射区扎针区域以及基区扎针区域；所述基区测试区与所述基区扎针区域位置一一对应；所述发射区测试区与所述发射区扎针区域位置一一对应；所述黑边成型区的发射区扎针区域设置有与所述基区测试区一致的基区结构，所述黑边成型区的基区扎针区域设置有与所述发射区测试区一致的发射区结构。3.根据权利要求2所述的三极管产品晶圆黑边不打点的版图结构，其特征在于：所述三极管成型区形成PN结，所述黑边成型区形成反向的NP结。4.根据权利要求1所述的三极管产品晶圆黑边不打点的版图结构，其特征在于：所述黑边区域的顶部无氧化层、无金属，且无钝化层。5.三极管产品晶圆黑边不打点的版图结构的制备方法，其特征在于，包括如下步骤：步骤一，三极管的版图设计完成后，将三极管进行阵列排布，形成三极管的图形区域；对于5寸的晶圆，三极管的排布的范围的直径不小于130mm，同时，绘制直径为120
‑
123mmmm的圆形参考区域；对于6寸的晶圆，三极管的排布的范围的直径不小于160mm，同时，绘制直径为140
‑
145mm的圆形参考区域；以直径大于圆形参考区域的部分为黑边区域；步骤二、删除符合条件的三极管，条件包括三极管的任意一个边长位于圆形参考区域之外，以所有保留的三极管的图形区域为芯片有效管芯区；以位于所有保...

【专利技术属性】
技术研发人员：许柏松，陈烨，赵飞，陈磊，朱瑞，
申请(专利权)人：江苏新顺微电子股份有限公司，
类型：发明
国别省市：