半导体元件制造技术

本实用新型专利技术公开了一种半导体元件，包括选择性地移除与第一互连结构同时形成在第一介质层中的第一对准结构，显露出定义在第一介质层中的第一对准沟槽。接着，于第一介质层上形成一导电层，其中导电层填入第一对准沟槽的部分形成第二对准结构，然后用第二对准结构作为对准标记进行微影暨蚀刻工艺，将导电层图案化成第二互连结构。本实用新型专利技术的半导体元件可在第一互连结构和第二互连结构之间获得较佳的对准精确度。对准精确度。对准精确度。

【技术实现步骤摘要】
半导体元件


[0001]本技术涉及一种半导体元件，特别是一种包括互连结构及对准结构的半导体元件。

技术介绍

[0002]微影工艺(photolithography)是制造半导体元件的重要步骤，其利用曝光和显影将光掩模上的设计图案转移至光刻胶层，然后用光刻胶层为蚀刻遮罩对其下方的材料层进行蚀刻，从而将设计图案再往下转移至材料层中，制造出一层电路结构。
[0003]半导体制造工艺即由重复进行沉积、微影和蚀刻工艺，逐层架构出半导体元件的积体电路结构。随着电路图案设计越来越细致紧密，上下层电路结构之间的对准(alignment)规范也越来越严苛，因为稍微的对准偏移即可能导致接触异常、短路或断线等缺陷。在一些情况下，还需在叠层结构中另制作零层标记(zero mark)以协助对准。

技术实现思路

[0004]本技术目的在于提供一种半导体元件，在省略了零层标记的前提下，可提高上层和下层互连结构之间的对准精确度。相较于传统工艺需要制作零层标记(zero mark)以协助对准，本技术省略了此步骤不仅可节省零层标记的光罩花费，还具有较简化的制程。
[0005]本技术实施例提供了一种半导体元件，包括衬底，第一介质层位于所述衬底上，第一互连结构及对准结构位于所述第一介质层中，第二介质层位于所述第一介质层上并覆盖所述对准结构的顶面，以及第二互连结构位于所述第二介质层中并直接接触所述第一互连结构的顶面。所述对准结构的所述顶面低于所述第一互连结构的顶面。
[0006]本技术又一实施例提供了一种半导体元件，包括衬底，第一介质层位于所述衬底上，第一互连结构及对准结构位于所述第一介质层中；第二介质层位于所述第一介质层上并覆盖所述对准结构的顶面，以及第二互连结构位于所述第二介质层中且底面直接接触所述第一互连结构的顶面。所述对准结构的所述顶面低于所述第二互连结构的所述底面。
附图说明
[0007]所附图示提供对于本技术实施例更深入的了解，并纳入此说明书成为其中一部分。这些图示与描述，用来说明一些实施例的原理。需注意的是所有图示均为示意图，以说明和制图方便为目的，相对尺寸及比例都经过调整。相同的符号在不同的实施例中代表相对应或类似的特征。
[0008]图1至图12所绘示为根据本技术一实施例的半导体元件的制造方法的过程中的步骤所涉及到的结构示意图。
[0009]其中，附图标记说明如下：
[0010]R1
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
电路区
[0011]R2
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
对准标记区
[0012]10
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
衬底
[0013]12
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
层间介质层
[0014]14
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
导电结构
[0015]16
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
蚀刻停止层
[0016]18
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一介质层
[0017]22
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
互连开口
[0018]26
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一互连结构
[0019]32
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一光刻胶层
[0020]34
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
盖层
[0021]36
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二光刻胶层
[0022]38
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
平坦化层
[0023]40
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
抗反射层
[0024]42
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第三光刻胶层
[0025]44
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二互连结构
[0026]18a
ꢀꢀꢀꢀꢀꢀꢀꢀ
顶面
[0027]18b
ꢀꢀꢀꢀꢀꢀꢀꢀ
顶面
[0028]18c
ꢀꢀꢀꢀꢀꢀꢀꢀ
顶面
[0029]18d
ꢀꢀꢀꢀꢀꢀꢀꢀ
顶面
[0030]24A
ꢀꢀꢀꢀꢀꢀꢀꢀ
第一对准沟槽
[0031]24B
ꢀꢀꢀꢀꢀꢀꢀꢀ
第二对准沟槽
[0032]32a
ꢀꢀꢀꢀꢀꢀꢀꢀ
第一标记开口
[0033]36a
ꢀꢀꢀꢀꢀꢀꢀꢀ
第二标记开口
[0034]A1
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一对准结构
[0035]A2
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二对准结构
[0036]A2a
ꢀꢀꢀꢀꢀꢀꢀꢀ
下部
[0037]A2b
ꢀꢀꢀꢀꢀꢀꢀꢀ
上部
[0038]CL1
ꢀꢀꢀꢀꢀꢀꢀꢀ
第一导电层
[0039]CL2
ꢀꢀꢀꢀꢀꢀꢀꢀ
第二导电层
[0040]S1
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
阶梯差
[0041]S2
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
阶梯差
[0042]S3
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
阶梯差
具体实施方式
[0043]为使熟悉本技术所属
的一般技术者能进一步了解本技术，下文特列举本技术的数个优选实施例，并配合所附的图示，详细说明本技术的技术方案以及所欲达成的功效。本技术所属领域的技术人员能在不脱离本技术的精神下，参考以下所举实施例，而将数个不同实施例中的特征进行替换、重组、混合以完成其他
实施例。
[0044]本揭露中的多张图式只绘出显示装置的一部分，图中各元件的数量及尺寸仅作为示意，并非用来限制本揭露的范围。文中所描述对于图形中相对元件之上下关系，在本领域之人皆应能理解其系指物件之相对位置而言，因此皆可以翻转而呈现相同之构件，此皆应同属本说明书所揭露之范围。
[0045]图1至图12所绘示为根据本技术一实施例的半导体元件的制造方法的过程中的步骤所涉及到的结构示意图。请参考图1，首先提供一衬底10，包括一电路区R1以及一对准标记区R2。接着，于衬底10上形成一层间介质层12，然后于层间介质层12上形成一蚀刻停止层16以及一第一介质层18。
[0046]如图1所示，衬底10例如是硅(Si)衬底、磊晶硅(epi
‑
Si)衬底、硅锗(SiGe)衬底、碳化硅(SiC)衬底或硅覆绝缘(silicon
‑
on
‑
insulator,SOI)衬底，但不限于此。衬底10可以是已经完成部分半导体制程的衬底，包括已制作于其中或其上的结构物和电路元件(图未示)。层间介质层12、蚀刻停止层16和第一介质层18均可以是由电介质材料构成，适用的电介质材料例如包括氧化硅(SiO2)、氮化硅(SiN)、氮氧化硅(SiON)、氮碳化硅(SiCN)、氮本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体元件，其特征在于，包括：衬底；第一介质层，位于所述衬底上；第一互连结构及对准结构，位于所述第一介质层中；第二介质层，位于所述第一介质层上并覆盖所述对准结构的顶面；以及第二互连结构，位于所述第二介质层中并直接接触所述第一互连结构的顶面，其中所述对准结构的所述顶面低于所述第一互连结构的顶面。2.一种半导体元件，其特征在于，包括：衬底；第一介质层，位于所述衬底上；第一互连结构及对准结构，位于所述第一介质层中；第二介质层，位于所述第一介质层上并覆盖所述对准结构的顶面；以及第二互连结构，位于所述第二介质层中，其中所述第二互连结构的底面直接接触所述第一互连结构的顶面，所述对准结构的所述顶面低于所述第二互连结构的所述底面。3.根据权利要求1或2所述的半导体元件，其特征在于，所述第二互连结构和所述对准结构的材料相同。4.根据权利要求1或2所述的半导体元件，其特征在于，所述第二互连结构和所述对准结构的材料包括钨。5.根据权利要求1或2所述的半导体元件，其特征在于，所述第一互连结构及所述对准结构的材料不同。...

【专利技术属性】
技术研发人员：苏扬芳，夏忠平，刘利晨，钟荣祥，
申请(专利权)人：福建省晋华集成电路有限公司，
类型：新型
国别省市：