沟槽MOSFET的接触孔光刻对准精度监测结构及方法技术

本发明专利技术公开了沟槽MOSFET的接触孔光刻对准精度监测结构，包括由环形沟槽和长条形接触孔分割形成的两个条形电阻测试结构，所述两个条形电阻的长度相等，宽度分别为W1和W2，且W2大于W1，所述两个条形电阻的长度由源区光刻层的版图决定，源区的左右边界为环形沟槽的中轴线位置，所述两个条形电阻的宽度由沟槽光刻层版图和接触孔光刻层版图决定，所述两个条形电阻的宽度为所述长条形接触孔至左、右沟槽的距离，所述环形沟槽位于体区之中。本发明专利技术还公开了沟槽MOSFET的接触孔光刻对准精度监测方法，本发明专利技术具备实现可以更灵敏、更准确的监测沟槽MOSFET的接触孔光刻的对准精度情况等优点。MOSFET的接触孔光刻的对准精度情况等优点。MOSFET的接触孔光刻的对准精度情况等优点。

【技术实现步骤摘要】
沟槽MOSFET的接触孔光刻对准精度监测结构及方法


[0001]本专利技术涉及芯片半导体
，具体为沟槽MOSFET的接触孔光刻对准精度监测结构及方法。

技术介绍

[0002]MOSFET芯片是半导体芯片的一种，沟槽MOSFET是一种重要的MOSFET芯片，沟槽MOSFET芯片的加工过程包括光刻、刻蚀、离子注入、扩散等工艺步骤，其中光刻工艺包括若干次光刻，其中最关键的光刻工艺包括沟槽光刻和接触孔光刻，分别用以形成MOSFET的沟槽和接触孔。
[0003]接触孔是沟槽MOSFET中的关键结构，普遍采用的工艺方法是在接触孔光刻之后采用刻蚀工艺形成穿透介质层和源区、到达体区之中的浅槽式接触孔，当接触孔光刻出现偏移时，会导致接触孔距离左、右沟槽的距离不等，当接触孔距离左侧或右侧的沟槽太近，会导致MOSFET的源极与栅极之间漏电流变大，以及MOSFET芯片的雪崩特性(EAS)变差。
[0004]图1为沟槽MOSFET中，接触孔光刻没有出现偏移时的剖面结构示意图(仅展示了一个元胞的剖面结构，下文同)，接触孔至左、右侧沟槽的距离L、R相等；
[0005]图2为沟槽MOSFET中，接触孔光刻出现较小偏移时的剖面结构示意图，L大于R；
[0006]图3为沟槽MOSFET中，接触孔光刻出现严重偏移的剖面结构示意图，L远远大于R(从示意图可见，接触孔向右侧偏移，导致接触孔距离右侧沟槽的距离R非常小)，在这种情况下，MOSFET的源极与栅极之间的漏电流会变大，MOSFET芯片的雪崩特性(EAS)会变差。<br/>[0007]目前，监测沟槽MOSFET的接触孔光刻是否存在偏移的方法为，在WAT工序测试MOSFET的源极与栅极之间的漏电流(Igss)，这种方法的弊端是，只有当接触孔光刻出现严重偏移时，Igss才会有所体现，而这种情况下MOSFET芯片的参数和性能都已经显著退化而无法使用了，另一方面，Igss作为一项综合参数不仅受接触孔光刻的对准偏差的影响，也会受其它工艺因素的影响，也就是说这种监测方法受其它因素的干扰，不能完全反映接触孔光刻的对准精度。
[0008]备注：WAT是Wafer Acceptance Test(晶圆允收测试)的简称，即在晶圆完成前段主要工艺步骤之后、在晶圆出货之前做相关的测试和判断。
[0009]本专利技术提出一种监测结构和监测方法，可以更灵敏、更准确的监测沟槽MOSFET的接触孔光刻的对准精度情况。

技术实现思路

[0010]本专利技术提供了沟槽MOSFET的接触孔光刻对准精度监测结构及方法，可以更灵敏、更准确的监测沟槽MOSFET的接触孔光刻的对准精度情况，解决了现有技术中监测方法受其它因素的干扰，不能完全反映接触孔光刻的对准精度的问题。
[0011]为实现上述目的，本专利技术提供如下技术方案：沟槽MOSFET的接触孔光刻对准精度监测结构，包括由环形沟槽和长条形接触孔分割形成的两个条形电阻测试结构，所述两个
条形电阻的长度相等，宽度分别为W1和W2，且W2大于W1，所述两个条形电阻的长度由源区光刻层的版图决定，源区的左右边界为环形沟槽的中轴线位置，所述两个条形电阻的宽度由沟槽光刻层版图和接触孔光刻层版图决定，所述两个条形电阻的宽度为所述长条形接触孔至左、右沟槽的距离，所述环形沟槽位于体区之中。
[0012]优选地，所述W2的尺寸为W1的N倍，W1的尺寸为待监测的沟槽MOSFET的芯片元胞区的接触孔至邻近沟槽的距离，N为大于或等于5的整数。
[0013]优选地，所述条形电阻的长度大于W1和W2，所述条形电阻的长度为W2的10～20倍。
[0014]优选地，所述长条形接触孔的两端超出所述源区的边界，超出的尺寸不小于0.5微米。
[0015]优选地，所述左侧条形电阻由两端的接触孔引出，分别连接至金属电极；所述右侧条形电阻由两端的接触孔引出，分别连接至金属电极，所述长条形接触孔采用金属覆盖但不连接至任何电极。
[0016]为了解决该技术问题，本专利技术提供沟槽MOSFET的接触孔光刻对准精度监测方法，包括如下步骤：在WAT工序，采用电学测试方法连接所述金属电极，分别测试获取左侧条形电阻和右侧条形电阻的阻值R1和R2，随后计算二者的比值即R2/R1；
[0017]当R2/R1大于或等于2N+1时，接触孔光刻向左出现了不可忽略的偏移。
[0018]与现有技术相比，本专利技术的有益效果是：
[0019]本专利技术提出的采用测试对比两个条形电阻的阻值的方式，监测接触孔光刻对准偏差的方法，即在WAT工序采用电学特性测试方法监测接触孔光刻的对准偏差，不同于行业里其他的方法(比如测试Igss的方法)，本方法测试获取的条形电阻的阻值之比值R2/R1完全由接触孔光刻的对准偏差定量决定，因此本专利技术的监测方法比现有方法能更准确、更灵敏的监测接触孔光刻的对准偏差。
附图说明
[0020]为了更清楚地说明本专利技术实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0021]图1为本专利技术现有技术中接触孔光刻没有出现偏移时的剖面结构示意图；
[0022]图2为本专利技术现有技术中接触孔光刻出现较小偏移时的剖面结构示意图；
[0023]图3为本专利技术现有技术中接触孔光刻出现严重偏移的剖面结构示意图；
[0024]图4为本专利技术沟槽MOSFET的接触孔光刻对准精度监测结构平面结构示意图；
[0025]图5为本专利技术沟槽MOSFET的接触孔光刻对准精度监测结构监测接触孔光刻向右出现偏移的监测结构示意图；
[0026]图6为本专利技术沟槽MOSFET的接触孔光刻对准精度监测结构沿Y方向的剖面结构。
具体实施方式
[0027]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施
例，都属于本专利技术保护的范围。
[0028]还应当理解，在此本专利技术说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本专利技术。如在本专利技术说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
[0029]还应当进一步理解，在本专利技术说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
[0030]本专利技术以监测接触孔光刻向左出现偏移的监测结构为例，陈述所述监测结构和方法。
[0031]本专利技术第一实施例提供沟槽MOSFET的接触孔光刻对准精度的监测结构，请参阅图4，图4为本专利技术监测结构的平面结构示意图所示，所述监测结构包括由环形本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.沟槽MOSFET的接触孔光刻对准精度监测结构，其特征在于，包括由环形沟槽和长条形接触孔分割形成的两个条形电阻测试结构，所述两个条形电阻的长度相等，宽度分别为W1和W2，且W2大于W1，所述两个条形电阻的长度由源区光刻层的版图决定，源区的左右边界为环形沟槽的中轴线位置，所述两个条形电阻的宽度由沟槽光刻层版图和接触孔光刻层版图决定，所述两个条形电阻的宽度为所述长条形接触孔至左、右沟槽的距离，所述环形沟槽位于体区之中。2.根据权利要求1所述的沟槽MOSFET的接触孔光刻对准精度监测结构，其特征在于：所述W2的尺寸为W1的N倍，W1的尺寸为待监测的沟槽MOSFET的芯片元胞区的接触孔至邻近沟槽的距离，N为大于或等于5的整数。3.根据权利要求1所述的沟槽MOSFET的接触孔光刻对准精度监测结构，其特征在于：所述条形电阻的长度大于W1...

【专利技术属性】
技术研发人员：张光亚，何昌，朱勇华，杨勇，
申请(专利权)人：深圳市美浦森半导体有限公司，
类型：发明
国别省市：