【技术实现步骤摘要】
本专利技术涉及芯片半导体，具体为具有自对准接触孔的沟槽mosfet的制造方法。
技术介绍
1、自对准接触孔是半导体集成电路制作工艺中经常采用的一种工艺措施，因为采用自对准接触孔可有效减小接触孔至多晶硅栅之间的距离，从而提高集成度。关于采用自对准接触孔的沟槽mosfet，其自对准接触孔通常都特指其源极的接触孔。沟槽mosfet芯片是一种功率半导体芯片，对其接触孔不仅仅是功能要求(即引出电特性)，还有更多的性能要求，比如雪崩特性，因此，沟槽mosfet芯片的接触孔工艺相比常规的集成电路工艺更复杂，在沟槽mosfet芯片的制造流程中实现可靠的自对准接触孔工艺，是一件比较复杂的事情，因此并不常见。
2、盘点现有的在沟槽mosfet芯片中采用自对准接触孔的工艺方法，主要有两种：
3、第一种，包括但不限于专利技术专利201811510348.x的做法，如图1所示，源极的接触孔覆盖沟槽的侧表面和体区的上表面，完全不需要对准，这种做法比较主流，但是也存在其局限性，表现为几个方面：一方面，需要在多晶硅栅的顶部设置隔离氧化层(即专利技术专利201811510348.x原文中所述的层间绝缘膜)，其形成工艺比较复杂且难以控制；另一方面，采用这种自对准工艺的沟槽mosfet芯片在版图布局时须采用条形元胞，而不能采用方形元胞或六边形元胞，因此集成度受限，本领域技术人员都能理解，六边形元胞的mosfet芯片的集成度是最高的，其次是方形元胞，而条形元胞的集成度是最低的。
4、第二种，包括但不限于专利技术专利202011005
5、另一方面，现有技术中，为提升芯片的性能特别是雪崩特性，沟槽mosfet芯片的源极接触孔不仅仅是对相邻沟槽之间的台面区域的源极进行电特性引出，同时需要将接触孔深刻至台面之中即硅平面之下(本案姑且把形成于硅平面之下的接触孔区域称之为硅孔，下文同)，从而将体区引出并且尽可能扩大其接触面积从而减小其接触孔电阻，如图2所示(摘自专利技术202011005205.0原文)，接触孔的刻蚀工艺包括介质层刻蚀和硅刻蚀两个具体工艺步骤：即先进行介质层刻蚀形成开窗(接触孔)，然后沿着介质层刻蚀形成的窗口边界进行硅刻蚀形成硅孔。本领域技术人员都能理解，源极接触孔和栅极接触孔在制程中通常都是同步形成的，当执行接触孔刻蚀工艺之硅刻蚀时，栅极接触孔区域的多晶硅被持续刻蚀，如果此区域的多晶硅填充比较松散或存在填充缝隙，会导致此区域的多晶硅被刻穿而漏电，现实工艺中，这种情况经常发生，因为栅极接触孔区域的沟槽宽度比元胞区的沟槽宽度更大，导致该区域的多晶硅填充难度更大从而容易出现缝隙，为避免这种情况，常用的方法是加大多晶硅的生长厚度，但这种做法显然加大了工艺成本，而且并不能从根本上避免多晶硅填充缝隙导致接触孔刻蚀之硅刻蚀工艺在栅极接触孔区域刻穿多晶硅产生芯片漏电的问题。
6、本案提出一种新的具有自对准接触孔的沟槽mosfet芯片的制造方法，不同于上述
技术介绍
中的两种做法，不采用第一种方法即覆盖沟槽的侧表面和体区的上表面的接触孔工艺，也不采用第二种方法即氮化硅侧墙工艺，同时避免现有技术中容易出现的多晶硅填充缝隙导致接触孔刻蚀之硅刻蚀在栅极接触孔区域刻穿多晶硅产生芯片漏电的问题。
技术实现思路
1、本专利技术提供了具有自对准接触孔的沟槽mosfet的制造方法，具有实现完全意义的自对准接触孔，从而确保了mosfet的电特性特别是雪崩特性的稳定的优点，解决现有技术中容易出现的多晶硅填充缝隙导致接触孔刻蚀之硅刻蚀在栅极接触孔区域刻穿多晶硅产生芯片漏电的问题。
2、为实现上述目的，本专利技术提供如下技术方案：具有自对准接触孔的沟槽mosfet的制造方法，包括如下步骤：
3、在半导体基片的表面生长硬掩模层，采用光刻、刻蚀工艺，在半导体基片之中形成沟槽；
4、在所述沟槽之中形成栅氧化硅，然后淀积多晶硅并采用化学机械研磨工艺去除高出所述硬掩模层上表面的多晶硅，保留的多晶硅将所述沟槽填满且所述多晶硅的上表面与所述硬掩模层的上表面平齐；
5、去除所述硬掩模层；采用离子注入工艺，在半导体基片之中形成体区，在所述体区之中形成源区；
6、采用热氧化工艺，将高出基片表面的所述多晶硅全部氧化，形成氧化硅；
7、高出基片表面的所述多晶硅从侧面和顶面同时被氧化，横向生长氧化硅和纵向生长氧化硅是同时进行的，但由于高出基片表面的多晶硅的高度h为宽度w的4～6倍，因此生成的氧化硅大部分都是从侧面氧化形成的，最终形成柱形的氧化硅；
8、采用刻蚀工艺，在所述体区之中形成硅孔；采用离子注入工艺，在所述硅孔的底部和侧壁形成浓掺杂的体区接触区；
9、去除所述氧化硅，淀积介质层；
10、采用光刻、刻蚀工艺去除设定区域的介质层，形成源极接触孔；
11、所述去除所述硬掩模层，在此步去除所述硬掩模层之后，保留的多晶硅其部分高出基片的表面，高出基片表面的多晶硅的高度h等于所述硬掩模层的厚度，宽度w等于所述沟槽的宽度，h为w的4～6倍。
12、优选地，所述在半导体基片的表面生长硬掩模层，采用光刻、刻蚀工艺，在半导体基片之中形成沟槽，所述硬掩模层的厚度为所述沟槽的宽度的4～6倍，所述沟槽的宽度为0.1～0.2微米。
13、优选地，所述采用刻蚀工艺，在所述体区之中形成硅孔，所述刻蚀工艺为垂直向下的干法刻蚀工艺，且所述刻蚀工艺具有选择性，位于所述氧化硅之间的没有被所述氧化硅遮挡的区域，其表面被持续刻蚀直至形成设定深度的硅孔，所述硅孔的左右侧边至对应的所述沟槽的侧边的距离相等。
14、优选地，所述采用离子注入工艺，在所述硅孔的底部和侧壁形成浓掺杂的体区接触区，因为所述氧化硅的遮挡作用，仅在所述硅孔的底部和侧壁形成浓掺杂的体区接触区，所形成的浓掺杂的体区接触区的左右侧边至对应的所述沟槽的侧边的距离相等。
15、优选地，所述采用光刻、刻蚀工艺去除设定区域的介质层，形成源极接触孔，所述刻蚀工艺为介质层刻蚀工艺，不包含硅刻蚀的工艺步骤和/或硅刻蚀的工艺动作；所述设定区域包含所述硅孔所在区域，且宽度大于所述硅孔的宽度，所述设定区域的边界位于所述硅孔的左右侧边至对应的所述沟槽的侧边之间。
16、优选地，所述热氧化工艺的温度为800～1000摄氏度，在采用热氧化工本文档来自技高网...
【技术保护点】
1.具有自对准接触孔的沟槽MOSFET的制造方法，其特征在于，包括如下步骤：
2.根据权利要求1所述的具有自对准接触孔的沟槽MOSFET的制造方法，所述在半导体基片的表面生长硬掩模层，采用光刻、刻蚀工艺，在半导体基片之中形成沟槽，其特征在于：所述硬掩模层的厚度为所述沟槽的宽度的4～6倍，所述沟槽的宽度为0.1～0.2微米。
3.根据权利要求1所述的具有自对准接触孔的沟槽MOSFET的制造方法，所述采用刻蚀工艺，在所述体区之中形成硅孔，其特征在于：所述刻蚀工艺为垂直向下的干法刻蚀工艺，且所述刻蚀工艺具有选择性，位于所述氧化硅之间的没有被所述氧化硅遮挡的区域，其表面被持续刻蚀直至形成设定深度的硅孔，所述硅孔的左右侧边至对应的所述沟槽的侧边的距离相等。
4.根据权利要求1所述的具有自对准接触孔的沟槽MOSFET的制造方法，所述采用离子注入工艺，在所述硅孔的底部和侧壁形成浓掺杂的体区接触区，其特征在于：因为所述氧化硅的遮挡作用，仅在所述硅孔的底部和侧壁形成浓掺杂的体区接触区，所形成的浓掺杂的体区接触区的左右侧边至对应的所述沟槽的侧边的距离相等。
...【技术特征摘要】
1.具有自对准接触孔的沟槽mosfet的制造方法，其特征在于，包括如下步骤：
2.根据权利要求1所述的具有自对准接触孔的沟槽mosfet的制造方法，所述在半导体基片的表面生长硬掩模层，采用光刻、刻蚀工艺，在半导体基片之中形成沟槽，其特征在于：所述硬掩模层的厚度为所述沟槽的宽度的4～6倍，所述沟槽的宽度为0.1～0.2微米。
3.根据权利要求1所述的具有自对准接触孔的沟槽mosfet的制造方法，所述采用刻蚀工艺，在所述体区之中形成硅孔，其特征在于：所述刻蚀工艺为垂直向下的干法刻蚀工艺，且所述刻蚀工艺具有选择性，位于所述氧化硅之间的没有被所述氧化硅遮挡的区域，其表面被持续刻蚀直至形成设定深度的硅孔，所述硅孔的左右侧边至对应的所述沟槽的侧边的距离相等。
4.根据权利要求1所述的具有自对准接触孔的沟槽mosfet的制造方法，所述采用离子注入工艺，在所述硅孔的底部和侧壁形成浓掺杂的体区接触区，...
【专利技术属性】
技术研发人员：何昌，杨勇，朱勇华，张光亚，
申请(专利权)人：深圳市美浦森半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。