【技术实现步骤摘要】
本申请涉及半导体，具体涉及一种nldmos器件的检测结构及其制备方法。
技术介绍
1、半导体晶圆接受测试(wafer acceptance test,wat)通过测试晶圆上的测试结构来监控半导体器件的电性能参数，从而反映晶圆制造过程的质量和稳定性。n型横向双扩散金属氧化物半导体场效应管(n-type lateral double diffused mosfet，nldmos)因具有大的击穿电压(bv)和输出电流，而被广泛应用于各个领域。
2、nldmos器件的检测结构的击穿电压是一个重要的技术指标，直接反映了nldmos器件的检测结构性能的好坏。但目前的测试结构只能检测n型漂移区和p型阱(pw)之间击穿情况，而无法准确的反映nldmos在p型体区(pbody)击穿的情况。
技术实现思路
1、鉴于此，本申请提供一种nldmos器件的检测结构及其制备方法，以提高n型漂移区与p型体区之间的击穿电压的检测准确度。
2、本申请提供一种nldmos器件的检测结构，包括：
3、衬底，所述衬底具有n型漂移区；
4、p型体区，设置于所述n型漂移区中；
5、测试结构，包括第一测试部、第二测试部以及耐压部，所述第一测试部设置于所述n型漂移区中，所述第一测试部位于所述p型体区的两侧，所述第一测试部与所述p型体区间隔设置，所述第二测试部设置于所述p型体区中，所述耐压部设置于所述n型漂移区上且位于所述第一测试部与所述第二测试部之间，所述耐压部为场板和
6、在一些实施例中，所述第一测试部为n+区，所述第二测试部为p+区。
7、在一些实施例中，所述nldmos器件的检测结构还包括p型阱，所述p型阱设置于所述衬底中，所述p型阱位于所述n型漂移区的两侧且与所述n型漂移区间隔设置。
8、在一些实施例中，所述nldmos器件的检测结构还包括p型隔离环区，所述p型隔离环区设置于所述衬底中，所述p型隔离环区设置于所述p型阱上且与所述n型漂移区间隔设置。
9、在一些实施例中，所述nldmos器件的检测结构还包括第一隔离部，所述第一隔离部设置于所述第一测试部与所述p型阱之间。
10、在一些实施例中，所述nldmos器件的检测结构还包括第二隔离部，所述第二隔离部设置于所述p型阱远离所述n型漂移区的一侧。
11、在一些实施例中，所述nldmos器件的检测结构还包括接触部，所述接触部设置于所述第一测试部、第二测试部以及耐压部上。
12、本申请还提供一种nldmos器件的检测结构的制备方法，用于制备如上所述的nldmos器件的检测结构，包括：
13、提供衬底，所述衬底具有n型漂移区；
14、对所述衬底进行导体化处理形成p型体区、第一测试部以及第二测试部，所述p型体区位于所述n型漂移区中，并在所述n型漂移区上形成间隔设置的耐压部，所述第一测试部位于所述p型体区的两侧，所述第一测试部与所述p型体区间隔设置，所述第二测试部设置于所述p型体区中，所述耐压部位于所述第一测试部与所述第二测试部之间，所述耐压部为场板和栅极多晶硅中的至少一种。
15、在一些实施例中，所述提供衬底，所述衬底具有n型漂移区之后，所述对所述衬底进行导体化处理形成p型体区、第一测试部以及第二测试部，所述p型体区位于所述n型漂移区中，并在所述n型漂移区上形成间隔设置的耐压部之前，还包括：
16、对所述衬底进行离子注入处理，以形成p型阱，所述p型阱位于所述n型漂移区的两侧且与所述n型漂移区间隔设置。
17、在一些实施例中，所述提供衬底，所述衬底具有n型漂移区之后，所述对所述衬底进行导体化处理形成p型体区、第一测试部以及第二测试部，所述p型体区位于所述n型漂移区中，并在所述n型漂移区上形成间隔设置的耐压部之前，还包括：
18、对所述衬底进行蚀刻处理，以形成沟槽，所述沟槽位于所述n型漂移区的两侧且与所述n型漂移区接触设置；
19、在所述沟槽中形成第一隔离部。
20、本申请提供一种nldmos器件的检测结构及其制备方法，nldmos器件的检测结构包括衬底、p型体区以及测试结构，衬底具有n型漂移区；p型体区设置于n型漂移区中；测试结构包括第一测试部、第二测试部以及耐压部，第一测试部设置于n型漂移区中，第一测试部位于p型体区的两侧，第一测试部与p型体区间隔设置，第二测试部设置于p型体区中，耐压部设置于n型漂移区上且位于第一测试部与第二测试部之间，耐压部为场板和栅极多晶硅中的至少一种。通过在p型体区中设置有用于接地的第二测试部，在n型漂移区中设置有用于接高压的第一测试部，并将耐压部设置在第一测试部与第二测试部之间，以提高器件的击穿电压，以使得测量得到的击穿电压为n型漂移区与p型体区的pn结的实际击穿电压，保证了n型漂移区与p型体区之间的击穿电压的检测准确度，以便于快速准确的定位出高电压条件失效的击穿点，进而提高确定缺陷点的效率，节约时间成本。
本文档来自技高网...【技术保护点】
1.一种NLDMOS器件的检测结构，其特征在于，包括：
2.根据权利要求1所述的NLDMOS器件的检测结构，其特征在于，所述第一测试部为N+区，所述第二测试部为P+区。
3.根据权利要求1所述的NLDMOS器件的检测结构，其特征在于，所述NLDMOS器件的检测结构还包括P型阱，所述P型阱设置于所述衬底中，所述P型阱位于所述N型漂移区的两侧且与所述N型漂移区间隔设置。
4.根据权利要求3所述的NLDMOS器件的检测结构，其特征在于，所述NLDMOS器件的检测结构还包括P型隔离环区，所述P型隔离环区设置于所述衬底中，所述P型隔离环区设置于所述P型阱上且与所述N型漂移区间隔设置。
5.根据权利要求3所述的NLDMOS器件的检测结构，其特征在于，所述NLDMOS器件的检测结构还包括第一隔离部，所述第一隔离部设置于所述第一测试部与所述P型阱之间。
6.根据权利要求3所述的NLDMOS器件的检测结构，其特征在于，所述NLDMOS器件的检测结构还包括第二隔离部，所述第二隔离部设置于所述P型阱远离所述N型漂移区的一侧。
7.
8.一种NLDMOS器件的检测结构的制备方法，其特征在于，用于制备权利要求1-7任一项所述的NLDMOS器件的检测结构，包括：
9.根据权利要求8所述的NLDMOS器件的检测结构的制备方法，其特征在于，所述提供衬底，所述衬底具有N型漂移区之后，所述对所述衬底进行导体化处理形成P型体区、第一测试部以及第二测试部，所述P型体区位于所述N型漂移区中，并在所述N型漂移区上形成间隔设置的耐压部之前，还包括：
10.根据权利要求8所述的NLDMOS器件的检测结构的制备方法，其特征在于，所述提供衬底，所述衬底具有N型漂移区之后，所述对所述衬底进行导体化处理形成P型体区、第一测试部以及第二测试部，所述P型体区位于所述N型漂移区中，并在所述N型漂移区上形成间隔设置的耐压部之前，还包括：
...【技术特征摘要】
1.一种nldmos器件的检测结构，其特征在于，包括：
2.根据权利要求1所述的nldmos器件的检测结构，其特征在于，所述第一测试部为n+区，所述第二测试部为p+区。
3.根据权利要求1所述的nldmos器件的检测结构，其特征在于，所述nldmos器件的检测结构还包括p型阱，所述p型阱设置于所述衬底中，所述p型阱位于所述n型漂移区的两侧且与所述n型漂移区间隔设置。
4.根据权利要求3所述的nldmos器件的检测结构，其特征在于，所述nldmos器件的检测结构还包括p型隔离环区，所述p型隔离环区设置于所述衬底中，所述p型隔离环区设置于所述p型阱上且与所述n型漂移区间隔设置。
5.根据权利要求3所述的nldmos器件的检测结构，其特征在于，所述nldmos器件的检测结构还包括第一隔离部，所述第一隔离部设置于所述第一测试部与所述p型阱之间。
6.根据权利要求3所述的nldmos器件的检测结构，其特征在于，所述nldmos器件的检测结构还包括第二隔离部，所述第二隔离部...
【专利技术属性】
技术研发人员：赵星航，赵晓龙，万之琛，
申请(专利权)人：粤芯半导体技术股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。