非易失性存储器的制造方法技术

本发明专利技术提供一种非易失性存储器的制造方法，上述非易失性存储器是形成于一基板上，包括于上述基板上形成一下导电层；于上述下导电层上形成一缓冲层，其包含一镍酸镧薄膜；利用一沉积工艺，于上述缓冲层上形成一电阻层，其中上述电阻层包含一无掺质之锆酸锶薄膜；对上述电阻层进行一退火工艺；于上述电阻层上形成一上导电层。本发明专利技术的非易失性存储器的电阻层是利用一沉积工艺和一退火工艺形成，该退火工艺是用以减少该电阻层内部的氧缺陷，使元件有更稳定的电性。相较于未经退火工艺处理电阻层的比较例的非易失性存储器，本发明专利技术的非易失性存储器于操作电压、高电阻值记忆状态、低电阻值记忆状态的稳定性以及产品良品率皆有大幅改善。

【技术实现步骤摘要】

本专利技术是有关于一种非易失性存储器元件及其制造方法，尤其是一种电阻式非易 失性存储器元件及其制造方法。
技术介绍
目前已有许多新式非易失性存储器材料和元件正被积极研发中，包括磁存储器 (MRAM)、相变化存储器(OUM)和电阻式存储器(RRAM)等。其中电阻式非易失性存储器具有 功率消耗低、操作电压低、写入擦除时间短、耐久力长、记忆时间(Retention time)长、非破 坏性读取、多状态记忆、元件工艺简单及可微缩性等优点。A. Beck等人于晶体排列方向为 (100)的钛酸锶单晶上利用燃烧融化法形成铬掺杂的钛酸锶单晶或是利用脉冲激光溅射法 成长铬掺杂的锆酸锶薄膜，且利用白金或钌酸锶作为底电极，得到电阻转换特性，但使用单 晶材料成本过高，且脉冲激光溅射法不适合大面积薄膜的制作，因此均不适合量产。
技术实现思路
有鉴于此，本专利技术的一实施例是提供一种形成于一基板上的非易失性存储器的制 造方法，包括于所述基板上形成一下导电层；于所述下导电层上形成一缓冲层，其包含一镍 酸镧薄膜；利用一沉积工艺，于所述缓冲层上形成一电阻层，其中所述电阻层包含一无掺质 的锆酸锶薄膜；对所述电阻层进行一退火工艺；于所述电阻层上形成一上导电层。本专利技术实施例的非易失性存储器的电阻层是利用一沉积工艺和一退火工艺形成， 上述退火工艺是用以减少该电阻层内部的氧缺陷，使元件有更稳定的电性。相较于未经退 火工艺处理电阻层的比较例的非易失性存储器，本专利技术实施例的经过退火工艺的非易失性 存储器于操作电压、高电阻值记忆状态、低电阻值记忆状态的稳定性以及产品良品率皆有 大幅改善。附图说明图Ia为本专利技术一实施例的非易失性存储器的剖面示意图；图Ib为比较例的非易失性存储器的剖面示意图；图Ic为本专利技术一实施例的非易失性存储器的电压电流量测结果；图2为本专利技术实施例的非易失性存储器和比较例的非易失性存储器在连续操作 条件下测得的高电阻值记忆状态与低电阻值记忆状态电性图；图3为本专利技术实施例的非易失性存储器和比较例的非易失性存储器在连续操作 条件下的写入电压及擦除电压电性图；图4为本专利技术一实施例和比较例的非易失性存储器于-0.3V偏压下的高电阻值记 忆状态与低电阻值记忆状态的电流统计分布图；图5为本专利技术实施例的非易失性存储器和比较例的非易失性存储器的写入电压 及擦除电压统计分布图6为本专利技术实施例的非易失性存储器在正写入电压与及负擦除电压的模式连 续操作下，0. 3V偏压下读取的高电阻值记忆状态与-0. 3V偏压下读取的低电阻值记忆状态 电性图；图7为本专利技术实施例的非易失性存储器在正写入电压与及负擦除电压的模式连 续操作条件下的正写入电压及负擦除电压电性图；图8为本专利技术实施例的非易失性存储器的记忆力测试；图9为本专利技术实施例的非易失性存储器的非破坏性读取测试；图10为本专利技术实施例和比较例的非易失性存储器的产品良品率比较图；图11为本专利技术实施例和比较例的非易失性存储器的氧缺陷能级ΦΒ统计图。附图标号200 基板；202 绝缘层；204 钛薄膜；206 钼薄膜；207 下导电层；208 缓冲层；210a 电阻层；210b 电阻层；212 上导电层；500 本专利技术实施例的非易失性存储器；600 比较例的非易失性存储器。具体实施例方式图Ia是为本专利技术一实施例的非易失性存储器500的剖面示意图。本专利技术一实施例 的非易失性存储器500是设置于基板200上。非易失性存储器500的主要元件包括一绝缘 层202，设置于基板200上。一下导电层207，设置于绝缘层202上。一缓冲层208，设置于 下导电层207上。一电阻层210a，设置于缓冲层208上。一上导电层212，设于电阻层210a 上。在本专利技术的一实施例中，基板200可包括硅基板。绝缘层202可包括二氧化硅薄 膜，其厚度可介于IOOnm至500nm之间。下导电层207可为两层金属层堆叠而成的复合 层，如图Ia所示，下导电层207可包括下层的一钛(Titanium，Ti)薄膜204以及上层钼 (Platinum, Pt)薄膜206，上述下导电层207的厚度可介于IOnm至IOOOnm之间。缓冲层 208可包括镍酸镧(LaNiO3, LN0)薄膜，上述镍酸镧薄膜的晶体排列方向可为(100)、(200) 或(110)，其厚度可介于IOnm至IOOOnm之间。电阻层210a可为无掺质的锆酸锶(SrZrO3, SZ0)薄膜，其厚度可介于IOnm至IOOOnm之间。上导电层212可包括铝(Al)薄膜，其厚度 可介于20nm至500nm之间。接着将进一步说明本专利技术一实施例的非易失性存储器500的制造方法。首先，提 供一基板200，例如一硅基板，并对其进行RCA(Radio Corporation of America)清洗。之 后，可利用高温炉管于基板200表面成长一二氧化硅薄膜作为绝缘层202，绝缘层202是用来隔绝与基板200之间的漏电流。接着，利用电子束真空蒸发(Ε-beam evaporation)或溅 射法(sputtering)，于绝缘层202上形成一层钛薄膜204。类似地，利用另一次电子束真空 蒸发(Ε-beam evaporation)或溅射法(sputtering)，于钛薄膜204上形成一层钼薄膜206， 上述钛薄膜204和钼薄膜206是形成一下导电层207。接着，可利用交流磁控溅射法(RF magnetron sputtering)，于钼薄膜206上成长一镍酸镧薄膜作为缓冲层208。在本专利技术一 实施例中，例如为镍酸镧薄膜的缓冲层208的成长可于250°C下进行，等离子体功率密度约 为3. 3W/cm2，工作气压约为IOmTorr,气体流量约为40SCCm，氩气(Ar)/氧气(O2)比例约为 3 2，且所形成的缓冲层例如为镍酸镧薄膜的缓冲层208具有一特定的晶体排列方向，例 如可具有(100)、(200)或(110)(图未示)的优选方向。接下来是描述本专利技术实施例的非易失性存储器500的电阻层210a的形成方式。 可利用交流磁控溅射法，于缓冲层208上成长一无掺质的锆酸锶薄膜，来当作一电阻层。在 本专利技术一实施例中，电阻层的成长温度约为500°C，等离子体功率约为3. 3W/cm2，工作气压 约为IOmTorr,气体流量约为40SCCm，氩气(Ar)/氧气(O2)比例约为3 2。之后，可对上 述电阻层进行一退火工艺，以形成退火后之电阻层210a。上述退火工艺的时间可为60秒， 上述退火工艺的温度范围可介于300°C 1000°C之间，较佳为600°C。可于包括氧气、氮 气、氩气、笑气、氢气或上述组合的一环境下进行上述退火工艺，上述环境的真空度可介于 IO-3 Torr至ICT7Torr之间，上述退火工艺可包括快速高温退火工艺(RTA，rapid thermal annealing)。之后，可利用热蒸发法，于电阻层210a上形成例如为铝薄膜的上导电层212。经过 上述工艺之后，形成本专利技术一实施例的非易失性存储器500。图Ib是为比较例的非易失性存储器600的剖面示意图。比较例的非易失性存储器 600与本专利技术一实施例的非易失性存储器500的不同处仅为比较例的非易失性存储器600 的电阻层210b没有经过退火工艺，其本文档来自技高网...

【技术保护点】
一种形成于一基板上的非易失性存储器的制造方法，其特征在于，所述制造方法包括下列步骤：于所述基板上形成一下导电层；于所述下导电层上形成一缓冲层，其包含一镍酸镧薄膜；利用一沉积工艺，于所述缓冲层上形成一电阻层，其中所述电阻层包含一无掺质的锆酸锶薄膜；对所述电阻层进行一退火工艺，所述退火工艺是用以减少所述电阻层内部的氧缺陷；以及于所述电阻层上形成一上导电层。

【技术特征摘要】

【专利技术属性】
技术研发人员：曾俊元，林孟汉，吴明錡，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]