层叠电子部件及其制造方法技术

本发明专利技术提供一种层叠电子部件及其制造方法，该层叠电子部件是一种具有在电子部件主体的外表面上通过直接镀覆形成的外部端子电极的层叠电子部件，其能够通过热处理更有效地排出内部的水分等且不易导致特性的降低、耐用性强。外部端子电极（１、２）构成为包括按照与内部导体（内部电极）（４１、４２）的露出部连接的方式在电子部件主体的外表面上通过直接镀覆形成的基底镀膜（１ａ、２ａ），并使构成基底镀膜（１ａ、２ａ）的金属粒子的平均粒径在０．５μｍ以下。外部端子电极构成为具有在基底镀膜上形成的一层以上的上层镀膜（１ｂ（２ｂ）、１ｃ（２ｃ））。构成上层镀膜的金属粒子的平均粒径为０．５μｍ以下。构成基底镀膜的金属粒子为Ｃｕ粒子。

【技术实现步骤摘要】

本专利技术涉及一种，具体而言，涉及一种与 内部导体连接的外部端子电极通过在电子部件主体的外表面上直接实施 镀覆工序而形成的。
技术介绍
近年来，移动电话、笔记本电脑、数码相机、数字音频设备等小型便 携式电子设备的市场正在扩大。这些便携式电子设备中，在推进小型化的 同时还推进高性能化。这些便携式电子设备中搭载有多个层叠陶瓷电子部 件，对这些层叠陶瓷电子部件也要求小型化、高性能化，例如，对层叠陶 瓷电容器要求小型化、大电容化。作为使层叠陶瓷电子部件小型化、大电容化的有效方法有使陶瓷层薄片化的方法，最近，陶瓷层的厚度在3pm以下的电容器已被应用。而且， 现在要求进一步薄层化，但是陶瓷层越薄层化就越容易产生内部电极之间 的短路，因此存在很难确保品质的问题。作为其它有效方法有扩大内部电极的有效面积的方法。但是，在量产 层叠陶瓷电容器时，考虑到陶瓷生片的层叠偏差、切除偏差，需要将内部 电极与陶瓷素体侧面之间的侧面盈余、内部电极与陶瓷素体端面之间的端 面盈余确保在一定程度。因此，在扩大内部电极的有效面积时，为了确保 规定的盈余，需要扩大陶瓷层的面积。但是，在既定的产品尺寸规格内扩 大陶瓷层的面积是有限的，而且外部端子电极的厚度会阻碍扩大陶瓷层的 面积。以往，层叠陶瓷电容器的外部端子电极是通过在陶瓷素体端部涂敷导 电性糊剂并烧结而形成的。作为导电性糊剂的涂敷方法，主流是在糊剂槽 中浸渍陶瓷素体端部后捞出的方法，但是在该方法中，受导电性糊剂的粘 性的影响，陶瓷素体端面中央部上容易附着较厚的导电性糊剂。因此，外部端子电极局部变厚(具体而言超过3(Vm)，这会相应程度地减小陶瓷 层的面积。接受这些经验，提出了通过直接镀覆来形成外部端子电极的方法。根 据该方法，以陶瓷素体端面的内部电极的露出部为核心析出镀膜，且通过 镀膜的生长，相邻的内部电极的露出部彼此连接。而且，与以往的利用导 电性糊剂的方法相比，通过该方法能够形成薄且平坦的电极膜(参照专利 文献l)。专利文献1国际公开第2007/049456号公报但是，通过在电子部件主体(陶瓷素体)的外表面上直接镀覆而形成 外部端子电极时，构成成为外部端子电极的镀膜的金属粒子的平均粒径例 如若大至lpm以上，则在粒子边界上形成的间隙(排出水分等的路径)数 目就会变少，即使在以排出、除去电子设备主体内部的水分、氢分子、氢 离子等为目的进行热处理时，这些也很容易残留在电子部件主体内部，且 随着使用时间的流逝会存在绝缘电阻值等特性降低等导致可靠性下降的 问题。
技术实现思路
本专利技术为了解决上述课题而实现，目的在于提供一种具有在电子部件 主体的外表面上通过直接镀覆而形成的外部端子电极的层叠电子部件、即 不易导致特性的下降且耐用性优异的。为了解决上述课题，本专利技术的层叠电子部件的特征在于，具备电子 部件主体，其层叠多个功能层而形成；内部导体，其形成在所述电子部件 主体的内部，并且在所述电子部件主体的外表面具有露出部；和外部端子 电极，其在所述电子部件主体的外表面上形成为与所述内部导体导通且覆 盖所述内部导体的所述露出部；所述外部端子电极包括基底镀膜，该基底 镀膜按照覆盖所述内部导体的所述露出部的方式在所述电子部件主体的 外表面上通过直接镀覆而形成，构成所述基底镀膜的金属粒子的平均粒径 在0.5|im以下。所述外部端子电极的特征在于还包括形成在所述基底镀膜上的一层 以上的上层镀膜。另外，构成所述上层镀膜的金属粒子的平均粒径优选在0.5pm以下。 另外，构成所述上层镀膜的金属粒子的平均粒径优选在构成所述基底 镀膜的金属粒子的平均粒径以下。另外，希望构成所述基底镀膜的金属粒子是Cu粒子。另外，在本专利技术的层叠电子部件的制造方法中，所述层叠电子部件具备电子部件主体，其层叠多个功能层而形成；内部导体，其形成在所述 电子部件主体的内部，并且具有一部分露出在所述电子部件主体的外表面 的露出部；和外部端子电极，其在所述电子部件主体的外表面上形成为与 所述内部导体导通且覆盖所述内部导体的所述露出部；该层叠电子部件的 制造方法的特征在于在所述电子部件主体上形成所述外部端子电极的工 序包括在所述电子部件主体的外表面上按照覆盖所述内部导体的所述露出部的方式通过直接镀覆形成金属粒子的平均粒径为0.5pm以下的基底镀膜的工序，并且在形成所述基底镀膜后的阶段包括对所述电子部件主体实 施热处理的工序。另外，所述热处理工序的温度优选为150 500°C。 (专利技术效果)由于层叠电子部件具备电子部件主体，其层叠多个功能层而形成； 内部导体，其形成在电子部件主体的内部，并且在电子部件主体的外表面 具有露出部；和外部端子电极，其在电子部件主体的外表面上形成为与内 部导体导通且覆盖内部导体的露出部；外部端子电极包括基底镀膜，该基 底镀膜按照覆盖内部导体的露出部的方式在电子部件主体的外表面上通 过直接镀覆而形成，并且，构成基底镀膜的金属粒子的平均粒径在0.5pm 以下，因此，之后通过进行热处理能更有效地排出、去除电子部件主体内 的水分、氢分子、氢离子等，能够得到可靠性高的层叠电子部件。艮P，若构成基底镀膜的金属粒子的平均粒径超过0.5pm，则向外部排 出电子部件主体内的水分等的路径会变少，即使进行热处理之后也很难去 除水分等，而若构成基底镀膜的金属粒子的平均粒径为0.5pm时，能够确 保水分等的排出路径，且能够更有效地向外部排出电子部件主体内部的水 分等。另外，在形成基底镀膜时可以适用以下方法对电子部件主体的表面6实施平均粒径在0.5!_im以下的底层镀膜之后，在其上面形成金属粒子的平 均粒径在0.5pm以下的加厚镀膜的方法；在电子部件主体的表面上形成金 属粒子的平均粒径在0.5jim以下的底层镀膜后将其直接作为基底镀膜的方 法；或者，在对电子部件主体的表面进行了前期处理之后，直接按照金属 粒子的平均粒径在0.5pm以下的方式形成加厚镀膜的方法等。其中，对基 底镀膜的形成方法或膜结构等没有特别的限制。另外，在基底镀膜上还具备一层以上的上层镀膜的结构中，通过适当 选择上层镀膜的种类来与基底镀膜组合，能够确保水分等的易除去性，并 且能够对外部端子电极赋予焊料润湿性和焊料屏障功能等特性，进而能够 获得特性良好的层叠电子部件。另外，通常，根据安装方式选择适当的金属材料作为构成上层镀膜的 最外层的镀膜的构成材料。例如，在层叠电子部件为焊料安装的部件时能 使用Sn，为引线接合安装部件时能使用Au，为基板嵌入用途的部件时能 使用Cu等。另外，由于本专利技术的层叠电子部件的制造方法在电子部件主体上形成 外部端子电极的工序中，在电子部件主体的外表面上，按照覆盖内部导体 的露出部的方式通过直接镀覆而形成金属粒子的平均粒径在0.5pm以下的 基底镀膜，因此与平均粒径超过0.5)am时相比，能够充分确保粒子边界处 形成的间隙，即水分等的排出路径，结果能够提高层叠电子部件的耐湿可 靠性。另外，优选使构成上层镀膜的金属粒子的平均粒径在构成基底镀膜的 金属粒子的平均粒径以下，这是因为在从电容器主体内部去除水分等时， 随着从基底镀膜朝向上层镀膜而蒸发的驱动力会降低，但是通过减小上层 镀膜的金属粒子能够增加排出水分等的路径，从而能够促进水分等的去 除。另外，在上层镀膜由多个本文档来自技高网...

【技术保护点】
一种层叠电子部件，其特征在于：　具备：　电子部件主体，其层叠多个功能层而形成；　内部导体，其形成在所述电子部件主体的内部，并且在所述电子部件主体的外表面具有露出部；和　外部端子电极，其在所述电子部件主体的外表面上形成 为与所述内部导体导通且覆盖所述内部导体的所述露出部；　所述外部端子电极包括基底镀膜，该基底镀膜按照覆盖所述内部导体的所述露出部的方式在所述电子部件主体的外表面上通过直接镀覆而形成，　构成所述基底镀膜的金属粒子的平均粒径在０．５μ ｍ以下。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：川崎健一，竹内俊介，元木章博，小川诚，岩永俊之，
申请(专利权)人：株式会社村田制作所，
类型：发明
国别省市：JP[日本]