浅沟槽隔离结构的制造方法技术

本发明专利技术提供一种浅沟槽隔离结构的制造方法，包括步骤：提供具有掩膜层和浅沟槽的半导体衬底；用含氧等离子体处理所述浅沟槽，在浅沟槽的底面和壁面形成保护层；对掩膜层的侧壁进行回蚀；在浅沟槽内填充隔离层。与现有技术相比，本发明专利技术在对掩膜层进行回蚀之前，用含氧等离子体处理浅沟槽，在浅沟槽的底面和壁面形成保护层，可以防止回蚀所使用的溶剂损伤浅沟槽底面和壁面。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，尤其涉及一种。
技术介绍
半导体集成电路的发展方向为增加密度与縮小元件。在集成电路制作中，隔离结 构是一种重要技术，形成在硅基底上的元件必须与其他元件隔离。随着半导体制作技术的 进步，浅沟槽隔离(Shallow Trench Isolation,STI)技术已经逐渐取代了传统半导体器件 制作所采用的如局部硅氧化法(LOCOS)等其他隔离方法。 现有浅沟槽隔离结构的制作方法一般包括在高温氧化炉管内氧化硅晶圆，在硅 衬底上形成衬垫氧化层(Pad Oxide)和氮化硅层(Nitride)，再进行浅沟槽蚀刻，之后在 浅沟槽的底部及侧壁以热氧化工艺形成内衬氧化层(Liner)，并以例如低压化学气相淀积 (LPCVD)工艺或高浓度等离子_化学气相沉积(HDP-CVD)工艺在所述衬底氧化层上形成用 于填充浅沟槽的填充氧化层，接着以化学机械研磨(CMP)技术去除表面多出的材料，并以 氮化硅层作为研磨终止层，留下一平坦的表面，最后再将氮化硅层和衬垫氧化层去除，以供 后续工艺的制作。关于浅沟槽隔离结构的制造，还可以在中国专利技术专利第98115052. 7号内 找到更多。 如图1所示，为了将浅沟槽中填充的氧化层102高于半导体衬底101表面的部分 做成向侧面突出的耳状结构，用以提高所制成的器件的电学性能，需要使用磷酸等酸性溶 剂对氮化硅层进行回蚀处理。回蚀处理需要在浅沟槽的底面和壁面以热氧化工艺形成内衬 氧化层之前进行，因为在形成内衬氧化物的过程中，氮化硅层的侧壁上也会被转化为氧化 硅，这就对磷酸回蚀氮化硅层造成了障碍。而在形成内衬氧化物层之前用磷酸回蚀氮化硅 层，磷酸会与浅沟槽内暴露的硅衬底产生损伤，使得浅沟槽内壁201表面毛糙，如图2所示。 这会降低浅沟槽的隔离特性，从而导致最终形成的半导体器件的质量下降。
技术实现思路
本专利技术所要解决的技术问题是在制造浅沟槽隔离结构时，如何既能实现掩膜层 的回蚀，又能防止浅沟槽的内壁受到损伤。 为解决上述问题，本专利技术提供一种，包括步骤提供具 有掩膜层和浅沟槽的半导体衬底；用含氧等离子体处理所述浅沟槽，在浅沟槽的底面和壁 面形成保护层；对掩膜层的侧壁进行回蚀；在浅沟槽内填充隔离层。 可选地，在回蚀之后填充隔离层之前还包括步骤去除保护层。 可选地，在去除保护层之后填充隔离层之前还包括步骤在浅沟槽的底面和壁面 形成内衬氧化物层。 可选地，所述去除保护层具体为使用含氢氟酸的溶剂溶解保护层。可选地，回蚀量为3nm至6nm。 可选地，形成所述掩膜层的材料为氮化硅。3 可选地，进行回蚀的溶剂为包含磷酸的溶液。 可选地，形成所述含氧等离子体的方法为电离含氧气的气体。 可选地，电离的源功率为800W至1200W。 可选地，对含氧等离子体施加的偏移功率为80W至120W。 与现有技术相比，本专利技术在对掩膜层进行回蚀之前，用含氧等离子体处理浅沟槽， 在浅沟槽的底面和壁面形成保护层，可以防止回蚀所使用的溶剂损伤浅沟槽底面和壁面。附图说明 图1为浅沟槽隔离结构示意图； 图2为使用现有技术形成的浅沟槽的扫描电镜图； 图3为本专利技术一个实施例制造浅沟槽隔离结构的流程图； 图4至图10为根据图3所示流程制造浅沟槽隔离结构的示意图； 图11为根据本专利技术一个实施例所制造的浅沟槽的扫描电镜图。具体实施例方式本专利技术的专利技术人发现，在制造浅沟槽时，使用磷酸等酸性溶剂对掩膜层进行回蚀 处理的步骤需要在形成浅沟槽内壁的内衬氧化层的步骤之前进行。因为在形成内衬氧化物 的过程中，由于现有技术采用约IOO(TC的高温热氧化法，使得掩膜层的侧壁上也会被氧化 为抗酸的致密氧化物，这就对磷酸回蚀掩膜层的侧壁造成了障碍。然而，如果在形成内衬 氧化物层之前就用酸性溶剂回蚀掩膜层，酸性溶剂会与浅沟槽内暴露的半导体衬底产生损 伤，使得浅沟槽内壁表面毛糙。这会降低浅沟槽的隔离特性，从而导致最终形成的半导体器 件的质量下降。 为避免上述问题，本专利技术提供一种，如图3所示，包括 步骤 S301，在半导体衬底上形成衬垫氧化物层、掩膜层和浅沟槽； S302，用含氧等离子体处理所述浅沟槽，在浅沟槽的底面和壁面形成保护层； S303，对掩膜层的侧壁进行回蚀； S304，去除保护层； S305，在浅沟槽的底面和壁面形成内衬氧化物层； S306，在浅沟槽内填充隔离层； S307，去除掩膜层。 下面结合附图对本专利技术的内容进行详细说明。 执行步骤S301，提供半导体衬底，在半导体衬底400上依序形成衬垫氧化层401、 掩膜层402和浅沟槽403，形成如图4所示的结构。 其中，所述半导体衬底400为用于形成半导体器件的硅、用于形成有半导体器件的绝缘体上硅(soi)、或者为用于形成半导体器件的n -vi或者ni-v族化合物半导体。 衬垫氧化层401的材质一般为氧化硅。在现有技术中，形成衬垫氧化层401的工 艺是热氧化法，即在高温环境下，将半导体衬底200暴露在含氧环境中。该工艺通常在炉管 中实现。通常形成的衬垫氧化层401的厚度都在几十埃左右，例如约5nm至25nm厚。形成衬垫氧化层401的具体工艺已为本领域技术人员所熟知，故在此不再赘述。 在衬垫氧化层401上形成有掩膜层402。所述掩膜层402的材质可以为氮化硅。 在现有技术中，形成掩膜层402的具体方法可以例如是化学气相淀积(CVD)的方法。在本 实施例中，形成的掩膜层402的厚度大约为100nm至200nm。而形成掩膜层402的工艺已为 本领域技术人员所熟知，故在此不再赘述。 然后再图形化掩膜层402，定义出将要形成的浅沟槽403的位置。图形化掩膜 层402的方法具体可以是，先在掩膜层402上通过旋涂和干燥的方法形成光刻胶层(图未 示)，然后用干式光刻机或浸没式光刻机对光刻胶层进行曝光和显影处理，在预定形成浅沟 槽403的位置处镂空光刻胶，形成图形化的光刻胶层。再以图形化的光刻胶层为掩膜，利用 等离子体刻蚀的方法刻蚀掩膜层402，从而将光刻胶层上的图形转移至掩膜层402上，也即 在掩膜层402上定义出浅沟槽403的位置。图形化掩膜层402的具体工艺参数已为本领域 技术人员所熟知，在此不再赘述。 通过灰化等方法去掉光刻胶层之后，再以图形化后的掩膜层402为掩膜刻蚀其下 的衬垫氧化物层401和半导体衬底400，在半导体衬底上形成浅沟槽403。浅沟槽403是用 于对半导体衬底400上所形成的栅极结构(图未示)进行电隔离。在现有技术中，形成浅 沟槽403的方法是等离子体干法刻蚀的工艺。具体来讲，是通过电离含有溴化氢、氯气和四 氟化碳的混合气体形成等离子体，再对等离子体施加偏压，使得等离子体在高速撞击半导 体衬底400的同时也与其反应，并减压带走反应产物，从而形成对半导体衬底400的刻蚀。 在半导体衬底400上刻蚀形成的浅沟槽403的深度一般为400nm至500nm深。当然，上述 混合气体的成分仅仅是一个示例，本领域技术人员知道，电离其他成分的气体也能实现相 同的目的，因此，上述气体成分在此不应用于限制权利要求的范围。 然后执行步骤S302，用含氧等离子体处理浅沟槽403，在浅沟槽403的底面和壁面 形成保护层404。保护层404是一种氧化物，以半导体衬底400为硅衬底为本文档来自技高网...

【技术保护点】
一种浅沟槽隔离结构的制造方法，其特征在于，包括步骤：提供具有掩膜层和浅沟槽的半导体衬底；用含氧等离子体处理所述浅沟槽，在浅沟槽的底面和壁面形成保护层；对掩膜层的侧壁进行回蚀；在浅沟槽内填充隔离层。

【技术特征摘要】

【专利技术属性】
技术研发人员：韩秋华，王新鹏，胡华勇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]