半导体集成电路制造技术

一种能降低功耗又不增加其关键路径的延迟时间的半导体集成电路，它包括一由低电压源驱动的第一逻辑门电路（Ｘ４）；一由高电压源驱动的第二逻辑门电路（Ｘ１，Ｘ２，Ｘ３）；以及多个组合电路，各个组合电路设置在一个信号传输路径上，其中，所述半导体集成电路包括一个包括第二逻辑门电路（Ｘ１）的第一组合电路（Ｘ或５），形成所述第二逻辑门电路使某个为关键路径的特殊的信号传输路径的信号传输延迟时间等于或小于设计上的延迟上限值。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

【技术保护点】
一种半导体集成电路，包括：一由低电压源驱动的第一逻辑门电路（Ｘ４）；一由高电压源驱动的第二逻辑门电路（Ｘ１，Ｘ２，Ｘ３）；以及多个组合电路，各个组合电路设置在一个信号传输路径上，其中，所述半导体集成电路包括一个包括第二逻辑门 电路（Ｘ１）的第一组合电路（Ｘ或５），形成所述第二逻辑门电路使某个为关键路径的特殊的信号传输路径的信号传输延迟时间等于或小于设计上的延迟上限值。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：小原一刚，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]