半导体集成电路制造技术

根据本发明专利技术的半导体集成电路包括：包含ＭＯＳ晶体管的作为控制目标的电路，其中控制电位（至少衬底电位和源电位中的一个）将得到控制；用于基于作为控制目标的电路的内部信号对于控制电位产生控制信号的控制信号生成电路；以及用来基于控制信号控制ＭＯＳ晶体管的控制电位（衬底电位／源电位）的控制电位控制电路。

【技术实现步骤摘要】

本专利技术涉及包括MOS晶体管的半导体集成电路，尤其涉及通过控制MOS晶体管的控制电位(衬底电位或源电位)来实现高速和减少功率损耗的技术。
技术介绍
近年来由于高集成化，使大规模半导体集成电路拥有较高的运算速度，同时消耗大量的电力。当电源电压减少时，功率消耗也相应减少。然而，电源电压的减少导致用来操作MOS晶体管所需电流的减少，这就影响了加速运算。避免这种不便的方法是按照电源电压的减少，来减少晶体管阈值电压的绝对值，然而阈值电压绝对值的减少导致晶体管大量的漏电流。一种可以处理这个问题的解决方法是当晶体管处于激活状态时，将半导体衬底与栅极连接，当晶体管处于等待状态时，将半导体衬底与小于栅极电压的衬底电压的极相连，从而控制漏电流。在前述的方法中，用来关闭目前处于激活状态的晶体管的电压施加到栅极，相同的电压也施加到半导体衬底。在这种情况下，不可能满意地控制漏电流。
技术实现思路
1)根据本专利技术一个实施例的半导体集成电路包括包括多个MOS晶体管的作为控制目标的电路，其中多个MOS晶体管中的至少一个MOS晶体管的控制电位将得到控制；控制信号生成电路，控制信号生成电路生成用来基于作为控制目标的电路的内部信号对控制电位进行控制的控制信号；以及控制电位控制电路，控制电位控制电路基于控制信号控制作为控制目标的电路中的至少一个MOS晶体管的控制电位。根据前述构造，MOS晶体管的控制电位(至少衬底电位和源电位中的一个)得到了控制，从而控制了MOS晶体管的阈值电压的绝对值。当用这种方式对控制电位进行控制时，阈值电压的绝对值变得更大，当关闭MOS晶体管时可以减少漏电流。更进一步，由于受到相互干扰的影响，增加了对于低频干扰(glitch)噪声的电阻。当用这种方式控制控制电位以便获得阈值电压小的绝对值时，就能加快晶体管的运行。2)根据本专利技术一个实施例的半导体集成电路包括包括多个MOS晶体管的作为控制目标的电路，其中多个MOS晶体管中的至少一个MOS晶体管的衬底电位将得到控制；用于衬底电位的控制信号生成电路，用于衬底电位的控制信号生成电路生成用来基于作为控制目标的电路的内部信号控制衬底电位的衬底电位控制信号；以及衬底电位控制电路，衬底电位控制电路基于控制信号控制作为控制目标的电路中至少一个MOS晶体管的衬底电位。根据前述构造，MOS晶体管的衬底电位得到控制，从而控制了MOS晶体管的阈值电压的绝对值。当反向偏置电压(以这种方式施加的电压是为了使晶体管开启变得困难)施加到衬底电位时，阈值电压的绝对值变得更大。结果，当关闭MOS晶体管时可以减少漏电流。更进一步，由于受到相互干扰的影响，增加了对于低频干扰噪声的电阻。通过施加正向偏置电压(以这种方式施加的电压是为了使晶体管开启变得容易)至衬底电位，可以减小阈值电压的绝对值。结果，可以使运行速度达到更高。3)根据本专利技术一个实施例的半导体集成电路包括包括多个MOS晶体管的作为控制目标的电路，其中多个MOS晶体管中的至少一个MOS晶体管的源电位将得到控制；用于源电位的控制信号生成电路，用于源电位的控制信号生成电路生成用来基于作为控制目标的电路的内部信号控制源电位的源电位控制信号；以及源电位控制电路，源电位控制电路基于控制信号控制作为控制目标的电路中至少一个MOS晶体管的源电位。根据前述构造，在MOS晶体管是PMOS晶体管的情况下，当源电位设置为高于正常电压时，可以加速MOS晶体管的运行。进而，可以增大对于由IR压降等导致的电源电压的变化的抑制。设置源电位低于正常电压可以减小栅漏电流。另一个优点是，因为电力是与电源电压的平方成正比，设置为低的源电位实现了更低的功率损耗。4)根据本专利技术一个实施例的对应于前述构造2)和3)相结合的半导体集成电路包括包括多个MOS晶体管的作为控制目标的电路，其中衬底电位将得到控制，多个MOS晶体管的至少一个MOS晶体管的源电位将得到控制；用于衬底电位的控制信号生成电路，用于衬底电位的控制信号生成电路生成用来基于作为控制目标的电路的内部信号控制衬底电位的衬底电位控制信号；用于源电位的控制信号生成电路，用于源电位的控制信号生成电路生成用来基于作为控制目标的电路的内部信号控制源电位的源电位控制信号；衬底电位控制电路，衬底电位控制电路基于用于衬底电位的控制信号控制作为控制目标的电路中至少一个MOS晶体管的衬底电位；以及源电位控制电路，源电位控制电路基于用于源电位的控制信号控制作为控制目标的电路中至少一个MOS晶体管的源电位。上述构造进一步增进了功率损耗的减小和运行速度的提高。根据2)或4)中描述的半导体集成电路，在衬底电位控制电路的构造中较佳地设置多个选择电位，该多个选择电位由施加到衬底电位控制电路的至少两个电位组成，从而基于用于衬底电位的控制信号从多个选择电位中选择一个电位并将所选择的电位施加到作为控制目标的MOS晶体管的衬底。根据前述构造，通过从用于MOS晶体管的衬底电位的多个选择电位中选择一个电位，可以使控制更精确。进一步，根据3)或4)中描述的半导体集成电路，在源电位控制电路的构造中较佳地设置多个选择电位，该多个选择电位由施加到源电位控制电路的至少两个电位组成，从而基于用于源电位的控制信号从多个选择电位中选择一个电位并将所选择的电位施加到作为控制目标的MOS晶体管的源极。根据前述构造，通过从用于MOS晶体管的源电位的多个选择电位中选择一个电位，可以使控制更精确。进而，根据2)或4)中描述的半导体集成电路，在作为控制目标的MOS晶体管中包括两种类型的晶体管，PMOS晶体管和NMOS晶体管，的情况下，较佳地，衬底电位控制电路由用来控制PMOS晶体管衬底电位的PMOS衬底电位控制电路和用来控制NMOS晶体管衬底电位的NMOS衬底电位控制电路组成。根据前述构造，PMOS晶体管和NMOS晶体管可以分别控制，从而提高了衬底电位的控制效果。进而，根据3)或4)中描述的半导体集成电路，在作为控制目标的MOS晶体管中包括两种类型的晶体管，PMOS晶体管和NMOS晶体管，的情况下，较佳地，源电位控制电路由用来控制PMOS晶体管源电位的PMOS源电位控制电路和用来控制NMOS晶体管源电位的NMOS源电位控制电路组成。根据前述构造，PMOS晶体管和NMOS晶体管可以分别控制，从而提高了源电位的控制效果。在具有多个作为控制目标的MOS晶体管并且这些晶体管在逻辑上彼此等同并彼此邻接配置的情况下，较佳地，衬底电位控制电路共同控制多个MOS晶体管的衬底电位。并且较佳地，源电位控制电路共同控制多个MOS晶体管的源电位。在前述情况下，可以缩短布线长度，并且因此进一步减小功率损耗。连接至时钟树的功能性元件和后级功能性元件通常在各个操作中逻辑上彼此相关，并且相邻配置。因此，较佳地，通过衬底电位控制电路共同控制包括在多个功能性元件中的MOS晶体管的衬底电位，通过源电位控制电路共同控制包括在多个功能性元件中的MOS晶体管的源电位。在前述情况下，可以缩短布线长度，从而有效控制衬底电位或源电位。当半导体集成电路分割成多个区域并且包括在一个区域中的多个MOS晶体管以同样的方式逻辑运行时，较佳地，通过衬底电位控制电路或源电位控制电路以同样的方式共同控制多个MOS晶体管的运行。在没有连接到时钟树的情况下，可以缩短布本文档来自技高网...

【技术保护点】
一种半导体集成电路，包括：包含多个ＭＯＳ晶体管的作为控制目标的电路，其中多个ＭＯＳ晶体管中的至少一个ＭＯＳ晶体管的控制电位将得到控制；控制信号生成电路，用来生成用于基于作为控制目标的电路的内部信号对控制电位进行控制的控制信号 ；和控制电位控制电路，用来基于控制信号控制作为控制目标的电路中的至少一个ＭＯＳ晶体管的控制电位，其中控制电位是衬底电位和源电位中的至少一个。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：畑山薰，炭田昌哉，岸下景介，沼道男，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]