用于高电压输入的上拉晶体管的栅极控制电路制造技术

本发明专利技术揭示一种包含一用于上拉晶体管的栅极控制电路的电路，在此电路中，上拉晶体管的栅极端Ｇ被连接至栅极控制电路，上拉晶体管的源极端Ｓ被连接至电源电位，上拉晶体管的漏极端Ｄ被连接至焊垫节点，且上拉晶体管的基底Ｂ被连接至一Ｎ阱，此电路的特征在于，当高电压讯号被施加时，栅极控制电路被用来控制上拉晶体管的栅极偏压电压，因此，依据本发明专利技术的栅极控制电路能够解决已知上拉晶体管电路的小杂讯容限、漏泄电流及ＴＤＤＢ等问题，得以避免可靠度问题的发生。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

【技术保护点】
一种包含一用于上拉晶体管的栅极控制电路的电路，其中，上拉晶体管（ＭＰＵ）的栅极端（Ｇ）被连接至栅极控制电路，上拉晶体管的源极端（Ｓ）被连接至电源电位（Ｖｄｄ），上拉晶体管的漏极端（Ｄ）被连接至焊垫（ＰＡＤ）节点，且上拉晶体管的基底（Ｂ）被连接至一Ｎ阱，其特征在于，栅极控制电路包含：第一ｎ通道ＭＯＳＦＥＴ（ＭＮ４）及第二ｎ通道ＭＯＳＦＥＴ（ＭＮ５），以形成一组二极管连接，其中，第二ｎ通道ＭＯＳＦＥＴ（ＭＮ５）的栅极端（Ｇ）被连接至其漏极端（Ｄ），而第二ｎ通道ＭＯ ＳＦＥＴ（ＭＮ５）的漏极端（Ｄ）被连接至电源（Ｖｄｄ），第一ｎ通道ＭＯＳＦＥＴ（ＭＮ４）的栅极端（Ｇ）被连接至其漏极端（Ｄ），而第一ｎ通道ＭＯＳＦＥＴ（ＭＮ４）的漏极端（Ｄ）和第二ｎ通道ＭＯＳＦＥＴ（ＭＮ５）的源极端（Ｓ）相连接，然后再被连接至上拉晶体管的栅极端（Ｇ），第一ｎ通道ＭＯＳＦＥＴ（ＭＮ４）的源极端（Ｓ）被连接至接地电位（ＧＮＤ），并且第一ｎ通道ＭＯＳＦＥＴ（ＭＮ４）及第一ｎ通道ＭＯＳＦＥＴ（ＭＮ５）的基底（Ｂ）也被连接至接地电位（ＧＮＤ）。

【技术特征摘要】

【专利技术属性】
技术研发人员：李炳云，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]