本发明专利技术提供一种以稳定方式工作并具有简单结构的电压箝位电路和一种能够高速操作的开关式电源器件。在开关式电源器件，一个源极／漏极布线连接到输入端子，输入电压被提供至该输入端子，将被限制的预定电压提供至栅极，并使用在源极和漏极布线中另一个与电路的地电位之间提供电流的ＭＯＳＦＥＴ，从源极和漏极布线中另一个获得与输入电压对应的箝位输出电压。开关式电源器件还包括第一开关元件和第二开关元件，第一开关元件控制流入感应器中的电流使得输出电压呈现出预定电压；第二开关元件在第一开关元件关闭时将感应器中产生的反电动势箝位在预定电压。在这样的开关式电源器件中，电压箝位电路用在用于设置停止时间的反馈线路中。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种电压箝位电路(电压电平移位电路)、开关式电源器件以及可应用于该电压箝位电路(电压电平移位电路)和开关式电源器件的半导体集成电路器件，还涉及例如可有效地用于开关式电源器件的技术，开关式电源器件用于将高电压转换到低电压。
技术介绍
作为使用MOSFET的电压箝位电路的示例，在JP-A-6-69435和JP-A-5-327465中公开了已知的电压箝位电路。(专利文献1)JP-A-6-69435(专利文献2)JP-A-5-327465
技术实现思路
专利技术所要解决的问题在上述出版物公开的电压箝位电路中，用于产生由MOSFET箝位的输出电压的输出侧节点呈现浮动状态，因此存在几个缺点，包括当漏电流在输出侧节点流过时，输出节点侧上的电压被升高到栅极电压或更高的电压使得不能执行电压箝位操作的缺点。本专利技术的目的是提供一种以稳定方式工作并具有简单结构的电压箝位电路以及能够高速工作的开关式电源器件。通过说明书和附图的说明，本专利技术的上述和其它目的以及新颖的特点将变得显而易见。解决问题的手段为了简要地说明此说明书公开的本专利技术中典型专利技术的概述，它们被如下给出。也就是，源极/漏极线路之一连接到输入端子，输入电压被提供到输入端子，将要限制的预定电压被提供到栅极，并使用在另一个源极/漏极线路与电路的地电位之间提供电流源的MOSFET，从另一个源极/漏极线路获得对应于输入电压的箝位输出电压。在开关式电源器件中，开关式电源器件包括第一开关元件和第二开关元件，第一开关元件通过串联连接电容器和感应器产生平滑的输出电压，并通过控制从输入电压流入感应器中的电流使得输出电压呈现出预定电压；第二开关元件在第一开关元件呈现出OFF状态时将感应器中产生的反电动势箝位在预定电压。开关式电源器件包括控制逻辑电路，控制逻辑电路通过第一驱动电路使用对应于输入电压的高电压信号来驱动第一开关元件，通过第二驱动电路使用高电压来驱动第二开关元件，控制逻辑电路工作在小于输入电压的低电压，并形成PWM信号使得从电容器获得的输出电压呈现出预定电压，由此形成第一驱动电路和第二驱动电路的驱动信号。开关式电源器件还包括第一电压箝位电路和第二电压箝位电路，第一电压箝位电路对应于低电压执行第一开关元件的驱动信号的电压箝位，并将箝位电压反馈至第二驱动电路的输入端，第二电压箝位电路对应于低电压执行第二开关元件的驱动信号的电压箝位，并将箝位电压反馈至第一驱动电路的输入端。执行开关控制以防止第一和第二开关元件同时呈现ON状态，电压箝位电路使其源极和漏极布线之一连接到输入端子，驱动信号被提供到输入端子，低电压被提供至其栅极。使用在源极和漏极布线中另一个与电路的地电位之间包括电流源的MOSFET，从所述源极和漏极布线中另一个获得对应于驱动信号的反馈信号。本专利技术的优点本专利技术允许电压箝位电路和开关式电源高速执行稳定的电压箝位操作并具有较低的功耗。附图说明图1是显示按照本专利技术的电压箝位电路的一个实施例的电路图；图2是用于说明按照本专利技术的电压箝位电路的操作的特征图； 图3是用于说明按照本专利技术的电压箝位电路的等效电路图；图4是用于说明按照本专利技术的电压箝位电路的等效电路图；图5是显示说明按照本专利技术的电压箝位电路的一个实施例的具体电路图；图6是用于说明按照本专利技术的电压箝位电路的工作波形图；图7是显示按照本专利技术的电压箝位电路的输入电压与箝位电压之间关系的特征图；图8是按照本专利技术的电压箝位电路的输入电压的上升特征图；图9是按照本专利技术的电压箝位电路的输入电压的下降特征图；图10是显示应用了按照本专利技术的电压箝位电路的开关式电源器件的一个实施例的方块图；图11是显示图10所示的驱动器IC的一个实施例的方块图；图12是显示图10所示的驱动器IC的另一个实施例的方块图。参考标记和符号的说明D1、D2二极管；M1至M6MOSFET；Io电流源；Ci电容器；Cds寄生电容；IB输入电流；CPNT控制电路；EA误差放大器；CMP电压比较器；TWG三角波发生电路；CI自举电容；LO感应器；CO、C1电容器；HSD第一驱动电路；LSD第二驱动电路；CP1至CP3电压箝位电路；Reg电源电路；LSU电压电平移位电路；G1至G5栅极电路；SBD肖特基势垒二极管；Q1、Q2功率MOSFET(第一、第二开关元件)；CHP1至CHP3硅芯片；具体实施方式图1显示了按照本专利技术的电压箝位电路的一个实施例的电路图。将附图中显示的电压箝位电路引向输入电路，输入电路对具有高信号幅度VCC的输入信号Vin进行电压箝位，输入信号Vin对应于输入电路IB的工作电压VDD电平从半导体集成电路器件的外部输入端子被提供到输入电压VI，输入电路IB形成在半导体集成电路器件中。将构成静电击穿防止电路的二极管D1、D2提供给输入端子Vin。尽管没有具体地限制，但是具有此实施例的输入电路的半导体集成电路器件包括高电压VCC和低于电压VCC的电压VDD的两个电源端子。上述的二极管D1提供在输入端子Vin与高电源端子VCC之间，而上述的二极管D2提供在输入端子Vin与电路的地电位VSS之间。尽管没有特别地限制，但电源电压VCC是大约12V的高电压，而电源电压VDD是大约5V的低电压。在图1中，符号Vin用于表示输入端子和输入信号。上述的输入端子Vin连接到N沟道MOSFET M1的源极/漏极线路之一，N沟道MOSFET M1构成用于形成输入节点的电压箝位电路。将要限制的电源电压VDD提供给MOSFET M1的栅极。从MOSFETM1的另一个源极/漏极线路获得了通过电源电压VDD箝位的输出电压，并且将输出电压提供到输入电路IB的输入端子。在此实施例中，为了确保依靠MOSFET M1的稳定的电压箝位操作，在另一个源极/漏极线路与电路的地电位之间提供能够流过DC电流分量的电流源Io。此外，与电流源Io并联的设置电容器Ci。在此实施例中，将由附图中波形所示的具有例如VCC-0V(12V-0V)的大信号幅度的输入端子Vin施加到输入端子Vin，并通过MOSFET M1的另一个源极/漏极线路将输入信号转换成具有由电源VDD限制的例如(VDD-Vth)-0V的小信号幅度的信号。此外，通过输入电路IB的输出信号Vo获得了CMOS幅度，例如由附图中波形所示的VDD-0V(5V-0V)。此处，Vth是MOSFET M1的阈值电压。假设MOSFET M1的衬底连接到输入端子Vin，则MOSFETM1执行的功能等效于通过在从输入端子Vin到输入电路IB的方向中连接二极管所获得的功能，因此不能够获得电压箝位效果。此外，尽管MOSFET M1的衬底可以连接到地电位VSS，但是由于衬底偏压效应导致阈值电压Vth增加，因此来自输入端子Vin的输入信号不能到达下一级中输入电路IB的逻辑阈值，与此提高了发生错误操作的可能性。因此，在此实施例中，MOSFET M1形成在与衬底电隔离的P型阱区域中，这样的P型阱(沟道区域)在MOSFET M1的输出侧连接到另一个源极/漏极线路。由于这样的构造，所以电压箝位电路能够执行稳定的箝位操作。图2显示了用于说明按照本专利技术的电压箝位电路的操作的特征图。图2(A)是输入/输出电压的特征图，其中当输入电压Vin从0V朝着电源电压VCC改变时，输出电压VI对本文档来自技高网...
【技术保护点】
一种电压箝位电路，包括：输入端子，输入电压提供给该输入端子；ＭＯＳＦＥＴ，其源极和漏极布线之一连接到输入端子，将受到限制的预定电压被提供至其栅极；和电流源，位于所述ＭＯＳＦＥＴ的源极和漏极布线中另一个与该电压箝位电路 的地电位之间，该电压箝位电路从ＭＯＳＦＥＴ的源极和漏极布线中另一个获得输出电压。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：工藤良太郎，立野孝治，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。