半导体集成电路制造技术

本发明专利技术旨在提供即使输入信号的输入公共电平变化，也能产生其电平随输入信号而变化的输出信号的半导体集成电路。所述半导体集成电路中设有：差动放大器１２；用以检测输入信号Ａ、Ｂ的公共电平的公共电平检测电路１４；以及基于检测到的公共电平，产生适合加于构成差动放大器１２恒流源的ＭＯＳ晶体管的栅极的偏压的偏压产生电路１６。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及用以放大输入信号的半导体集成电路。MOS晶体管TP1具有接收电源电压VDD的源极端子及相互连接的漏极端子和栅极端子。MOS晶体管TP2具有接收电源电压VDD的源极端子、与结点N连接的漏极端子及与MOS晶体管TP1的栅极端子连接的栅极端子。MOS晶体管TN1具有与MOS晶体管TP1的漏极端子连接的漏极端子和与结点M连接的源极端子。MOS晶体管TN2具有与结点N连接的漏极端子和与结点M连接的源极端子。MOS晶体管TN3具有承受接地电压GND(＝0V＜VDD)的源极端子和用结点M分别与MOS晶体管TN1、TN2的源极端子连接的漏极端子。在该差动放大器中，MOS晶体管TP1、TP2构成电流反射镜，分别作为MOS晶体管TN1、TN2的负载元件。输入信号A、B分别由nMOS晶体管TN1、TN2的栅极端子接收，经放大的输入信号的电压差信号从结点N输出。MOS晶体管TN3起恒流源的作用，其栅极端子上加有固定偏压。该差动放大器也作为输入缓冲器使用。参照图2，在半导体芯片3上由图1的差动放大器形成输入缓冲器4，输入缓冲器4分别经由传输线路5、6接收从另一半导体芯片1上安装的输出缓冲器本文档来自技高网...

【技术保护点】
一种半导体集成电路，其中设有： 包含其栅极端子与第一结点连接的第一ＭＯＳ晶体管、其栅极端子与第二结点连接的第二ＭＯＳ晶体管和其漏极端子与所述第一及第二ＭＯＳ晶体管的源极端子连接的第三ＭＯＳ晶体管的差动放大器； 用以检测所述第一及第二结点的两个电压的中间电压电平的电平检测电路；以及 基于所述电平检测电路检测的电压电平，产生适合加于所述第三ＭＯＳ晶体管栅极的偏压的偏压产生电路。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：内木英喜，近藤晴房，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：JP[日本]