电子封装件及其制法与电子结构制造技术

一种电子封装件及其制法与电子结构，包括将一作为集成稳压器的电子结构及多个导电柱嵌埋于包覆层中，以利于近距离配合电子元件进行电性传输。行电性传输。行电性传输。

【技术实现步骤摘要】
电子封装件及其制法与电子结构


[0001]本专利技术有关一种半导体装置，尤指一种电子封装件及其制法与电子结构。

技术介绍

[0002]随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。例如，集成稳压器(IVR)嵌入高性能处理器中，以提高效率，如开关频率、降低功耗，且可提高可靠性，甚至降低制作成本。同时，目前应用于芯片封装领域的技术，包含有例如芯片尺寸构装(Chip Scale Package，简称CSP)、芯片直接贴附封装(Direct Chip Attached，简称DCA)或多芯片模组封装(Multi-Chip Module，简称MCM)等覆晶型态的封装模组，或将芯片立体堆叠化整合为三维集成电路(3D IC)芯片堆叠技术等。
[0003]图1为现有3D芯片堆叠的封装结构1的剖面示意图。如图1所示，该封装结构1包括一硅中介板(Through Silicon interposer，简称TSI)1a，其具有一硅板体10及多个形成于其中的导电硅穿孔(Through-silicon via，简称TSV)101，且该硅板体10的表面上形成有一电性连接该导电硅穿孔101的线路重布结构(Redistribution layer，简称RDL)。具体地，该线路重布结构包含一介电层11及一形成于该介电层11上的线路层12，且该线路层12电性连接该导电硅穿孔101，并形成一绝缘保护层13于该介电层11与该线路层12上，且该绝缘保护层13外露部分该线路层12，以结合多个焊锡凸块14。
[0004]此外，可先形成另一绝缘保护层15于该硅板体10上，且该绝缘保护层15外露该些导电硅穿孔101的端面，以结合多个焊锡凸块16于该些导电硅穿孔101的端面上，且该焊锡凸块16电性连接该导电硅穿孔101，其中，可选择性于该导电硅穿孔101的端面上形成供接置该焊锡凸块16的凸块底下金属层(Under Bump Metallurgy，简称UBM)160。
[0005]另外，该封装结构1还包括一封装基板19，供该硅中介板1a通过该些焊锡凸块16设于其上，使该封装基板19电性连接该些导电硅穿孔101，且以底胶191包覆该些第二导电元件16。
[0006]另外，该封装结构1还包括多个系统单芯片(System-On-Chip，简称SOC)型半导体芯片17，其设于该些焊锡凸块14上，使该半导体芯片17电性连接该线路层12，且以底胶171包覆该些焊锡凸块14，并形成封装材18于该封装基板19上，以令该封装材18包覆该半导体芯片17与该硅中介板1a。
[0007]于后续应用中，该封装结构1可形成多个焊球192于该封装基板19的下侧，以接置于一电路板1
’
上。
[0008]早期商品化产品中，为将一稳压器(IVR)1b
’
直接安装于该电路板上，但此方法将造成终端产品的体积无法达到轻薄短小的要求，且该稳压器1b
’
与该封装结构1的距离过远，造成与其相关电性连接的半导体芯片17传递信号的路径过远，导致电性功能下降，致使功耗随之增加。
[0009]因此，业界遂将该稳压器1b整合至与该封装基板19的下侧，以缩短该稳压器1b与该半导体芯片17之间的传输距离，借此缩减该电路板1
’
的表面积及体积。
[0010]然而，随着消费市场需求，现今终端产品的功能需求越加繁多，故接置于该封装基板19上的半导体芯片17越来越多，因而与其配合的稳压器1b的需求量大增，致使该封装基板19的下侧并无多余空间配置更多稳压器1b，导致单一封装结构1已无法符合现今终端产品相关轻薄短小、低功耗、高电性效能等需求。
[0011]此外，虽可将该稳压器1b整合于该半导体芯片17中，但需重新设计该封装结构1，不仅增加制作成本，且需扩增该半导体芯片17的尺寸，因而难以符合微小化的需求。
[0012]因此，如何克服上述现有技术的种种问题，实已成为目前业界亟待克服的难题。

技术实现思路

[0013]鉴于上述现有技术的种种缺失，本专利技术提供一种电子封装件及其制法与电子结构，以利于近距离配合电子元件进行电性传输
[0014]本专利技术的电子主体，其具有相对的第一侧与第二侧，其中，该电子主体具有一基部与一形成于该基部上的线路部，以令该基部定义出该第二侧，而该线路部则定义出该第一侧，且该基部中具有多个电性连接该线路部并外露出该第二侧的导电穿孔；多个第一导电体，其形成于该电子主体的第一侧上以电性连接该线路部；多个第二导电体，其形成于该电子主体的第二侧上以电性连接该导电穿孔；一第一绝缘层，其形成于该电子主体的第一侧上以包覆该第一导电体；以及一第二绝缘层，其形成于该电子主体的第二侧上以包覆该第二导电体。
[0015]前述的电子结构中，该电子结构作为集成稳压器。
[0016]前述的电子结构中，该第一导电体外露出该第一绝缘层。
[0017]前述的电子结构中，该第二导电体未外露出该第二绝缘层。
[0018]本专利技术还提供一种电子封装件，包括：一包覆层，其具有相对的第一表面与第二表面；一如前述的电子结构，其嵌埋于该包覆层中；以及多个导电柱，其嵌埋于该包覆层中。
[0019]前述的电子封装件中，该导电柱的端面、该第二绝缘层或该第二导电体外露出该包覆层的第二表面。
[0020]前述的电子封装件中，还包括形成于该包覆层的第一表面及/或第二表面上的线路结构，其电性连接该多个导电柱与该电子结构。
[0021]前述的电子封装件中，还包括形成于该包覆层的第一表面上的多个导电元件，其电性连接该导电柱及/或该第一导电体。
[0022]前述的电子封装件中，还包括接置于该包覆层的第二表面上的电子元件，其电性连接该第二导电体及/或该导电柱。
[0023]前述的电子封装件中，还包括嵌埋于该包覆层中的电子元件。
[0024]本专利技术还提供一种电子封装件的制法，包括：提供一电子主体，其具有相对的第一侧与第二侧，其中，该电子主体具有一基部与一形成于该基部上的线路部，以令该基部定义出该第二侧，而该线路部则定义出该第一侧，且该基部中具有多个电性连接该线路部并外露出该第二侧的导电穿孔；于该电子主体的第一侧及第二侧上分别形成多个第一导电体及第二导电体，以令该第一导电体电性连接该线路部，而该第二导电体电性连接该导电穿孔，且于该电子主体的第一侧与第二侧上分别形成第一绝缘层与第二绝缘层，使该第一绝缘层与第二绝缘层包覆该第一导电体与第二导电体，以形成电子结构；将该电子结构以其第一
绝缘层设于一承载板上，且于该承载板上形成有多个导电柱；形成包覆层于该承载板上，以包覆该电子结构与导电柱，其中，该包覆层具有相对的第一表面与第二表面，且该包覆层以其第一表面结合该承载板；以及移除该承载板。
[0025]前述的制法中，该包覆层的第二表面齐平该导电柱的端面、该第二绝缘层或该第二导电体。
[0026]前述的制法中，该导电柱的端面、该第二绝缘层或该第二导电体外露出该包覆本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电子结构，其特征在于，包括：一电子主体，其具有相对的第一侧与第二侧，其中，该电子主体具有一基部与一形成于该基部上的线路部，以令该基部定义出该第二侧，而该线路部则定义出该第一侧，且该基部中具有多个电性连接该线路部并外露出该第二侧的导电穿孔；多个第一导电体，其形成于该电子主体的第一侧上以电性连接该线路部；多个第二导电体，其形成于该电子主体的第二侧上以电性连接该导电穿孔；一第一绝缘层，其形成于该电子主体的第一侧上以包覆该第一导电体；以及一第二绝缘层，其形成于该电子主体的第二侧上以包覆该第二导电体。2.如权利要求1所述的电子结构，其特征在于，该电子结构作为集成稳压器。3.如权利要求1所述的电子结构，其特征在于，该第一导电体外露出该第一绝缘层。4.如权利要求1所述的电子结构，其特征在于，该第二导电体未外露出该第二绝缘层。5.一种电子封装件，其特征在于，包括：一包覆层，其具有相对的第一表面与第二表面；一如权利要求1或2所述的电子结构，其嵌埋于该包覆层中；以及多个导电柱，其嵌埋于该包覆层中。6.如权利要求5所述的电子封装件，其特征在于，该导电柱的端面、该第二绝缘层或该第二导电体外露出该包覆层的第二表面。7.如权利要求5所述的电子封装件，其特征在于，该电子封装件还包括形成于该包覆层的第一表面及/或第二表面上的线路结构，其电性连接该多个导电柱与该电子结构。8.如权利要求5所述的电子封装件，其特征在于，该电子封装件还包括形成于该包覆层的第一表面上的多个导电元件，其电性连接该导电柱及/或该第一导电体。9.如权利要求5所述的电子封装件，其特征在于，该电子封装件还包括接置于该包覆层的第二表面上的电子元件，其电性连接该第二导电体及/或该导电柱。10.如权利要求5所述的电子封装件，其特征在于，该电子封装件还包括嵌埋于该包覆层中的电子元件。11.一种电子封装件的制法，其特征在于，包括：提供一电子主体，其具有相对的第一侧与第二侧，其中，该电子主体具有一基部与一形成于该基部上的线路部，以令该基部定义出该第二侧，而该线路部则定义出该第一侧，且该基部中具有多个电性连接该线路部并外露出该第二侧的导电穿孔；于该电子主体的第一侧及第二侧...

【专利技术属性】
技术研发人员：高灃，王隆源，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：