用于提高可靠性的半导体封装制造技术

半导体封装包括：芯片级单元，包括半导体芯片；中间级单元；以及焊球单元。焊球单元将连接到电路基板。中间级单元包括：布线焊盘层，在第一保护层上；第二保护层，在第一保护层上并且包括焊盘暴露孔；接线柱层，在布线焊盘层上的焊盘暴露孔中；以及第三保护层，在第二保护层上并且包括接线柱暴露孔。接线柱暴露孔的宽度或直径小于焊盘暴露孔的宽度或直径；并且阻挡层在接线柱层上设置在接线柱暴露孔中。焊球单元包括阻挡层上的焊球。单元包括阻挡层上的焊球。单元包括阻挡层上的焊球。

【技术实现步骤摘要】
用于提高可靠性的半导体封装
[0001]相关申请的交叉引用
[0002]本申请要求于2020年8月24日向韩国知识产权局提交的韩国专利申请No.10
‑
2020
‑
0106427的优先权，该申请的公开内容通过引用整体并入本文中。


[0003]本专利技术构思涉及一种半导体封装，更具体地，涉及一种用于提高自身的可靠性的半导体封装。

技术介绍

[0004]半导体封装可以包括用于将半导体芯片电连接到电路基板的焊球。当通过使用焊球将半导体芯片物理地连接到电路基板且电连接到电路基板时，例如在电路基板的再分布层中可能形成裂纹。因此，通过减小施加到半导体芯片的应力来提高半导体封装的可靠性将是有益的。

技术实现思路

[0005]本专利技术构思的方面提供了一种半导体封装，该半导体封装能够通过减小施加到半导体芯片的应力来提高其可靠性。
[0006]根据本专利技术构思的实施例的半导体封装包括：芯片级部分，包括半导体芯片；中间级部分，在芯片级部分上；以及焊球部分，在中间级部分上，其中焊球部分被配置为连接到电路基板。中间级部分包括：布线焊盘层，在第一保护层上，第一保护层是多个保护层中的内保护层并且与芯片级部分直接相邻；第二保护层，在第一保护层上并且包括暴露布线焊盘层的焊盘暴露孔，第二保护层是多个保护层中的中间保护层；接线柱层(post layer)，在布线焊盘层上的焊盘暴露孔中；第三保护层，在第二保护层上并且包括接线柱暴露孔，接线柱暴露孔暴露接线柱层，第三保护层与多个保护层中的外保护层相对应，其中，接线柱暴露孔的宽度或直接小于焊盘暴露孔的宽度或直径；以及阻挡层，在接线柱层上的接线柱暴露孔中。焊球部分包括阻挡层上的焊球。
[0007]根据本专利技术构思的一个方面，半导体封装包括：半导体芯片；第一保护层，在半导体芯片上；再分布焊盘层，在第一保护层上；第二保护层，在再分布焊盘层上并且包括焊盘暴露孔，焊盘暴露孔暴露再分布焊盘层；接线柱层，在再分布焊盘层上的焊盘暴露孔中；第三保护层，在接线柱层上并且包括接线柱暴露孔，接线柱暴露孔暴露接线柱层，其中，接线柱暴露孔小于焊盘暴露孔；阻挡层，在接线柱层上的接线柱暴露孔中；以及焊料层，在阻挡层上。第二保护层的弹性模量可以大于第三保护层的弹性模量。
[0008]根据本专利技术构思的另一方面，半导体封装包括：再分布结构，包括再分布层，再分布层包括穿透第一保护层并且连接到芯片焊盘的第一部分和在再分布层的一端部分处的第二部分，第一部分在第一保护层上沿水平方向从芯片焊盘延伸；第二保护层，在再分布结构上并且包括焊盘暴露孔，所述焊盘暴露孔暴露再分布层的第二部分；接线柱层，在再分布
结构上在焊盘暴露孔中；第三保护层，在接线柱层上并且包括接线柱暴露孔，接线柱暴露孔暴露接线柱层，其中，接线柱暴露孔小于焊盘暴露孔；阻挡层，在接线柱层上在接线柱暴露孔中；以及焊料层，在阻挡层上。接线柱层的最大宽度或直径等于或小于阻挡层的最小宽度或直径，并且第二保护层的弹性模量大于第三保护层的弹性模量。
[0009]接线柱层的宽度(或直径)可以等于或小于阻挡层的宽度(或直径)，并且第二保护层的弹性模量可以大于第三保护层的弹性模量。
附图说明
[0010]根据以下结合附图进行的详细描述，将更清楚地理解本专利技术构思的实施例，在附图中：
[0011]图1是根据本专利技术构思的实施例的半导体封装的截面图；
[0012]图2是根据示例实施例的图1中的布线焊盘层和接线柱层的平面布局图；
[0013]图3是根据本专利技术构思的实施例的半导体封装的截面图；
[0014]图4是根据示例实施例的图3中的布线焊盘层和接线柱层的平面布局图；
[0015]图5是根据本专利技术构思的实施例的半导体封装的截面图；
[0016]图6是根据示例实施例的图5中的布线焊盘层和接线柱层的平面布局图；
[0017]图7是根据本专利技术构思的实施例的半导体封装的截面图；
[0018]图8是根据示例实施例的图7中的布线焊盘层和接线柱层的平面布局图；
[0019]图9是根据本专利技术构思的实施例的包括半导体封装的半导体封装产品的截面图；
[0020]图10是根据示例实施例的图9中的半导体封装的截面图；
[0021]图11是图10中的半导体封装的再分布结构和接线柱层的平面布局图；
[0022]图12是根据示例实施例的图9中的半导体封装的平面截面图；
[0023]图13是根据本专利技术构思的实施例的半导体封装的截面图；
[0024]图14是根据示例实施例的图13中的半导体封装的再分布结构和接线柱层的平面布局图；
[0025]图15是根据本专利技术构思的实施例的半导体封装的截面图；
[0026]图16是根据示例实施例的图15中的半导体封装的再分布结构和接线柱层的平面布局图；
[0027]图17是根据本专利技术构思的实施例的半导体封装的截面图；
[0028]图18是根据示例实施例的图17中的半导体封装的再分布结构和接线柱层的平面布局图；
[0029]图19是根据本专利技术构思的实施例的包括半导体封装的半导体封装产品的截面图；
[0030]图20是根据本专利技术构思的实施例的半导体封装产品的截面图；
[0031]图21是根据本专利技术构思的实施例的半导体封装产品的截面图；
[0032]图22是根据本专利技术构思的实施例的半导体封装产品的截面图；
[0033]图23是根据本专利技术构思的使用半导体封装的卡的配置的示意图；以及
[0034]图24是根据本专利技术构思的使用半导体封装的电子系统的配置的示意图。
具体实施方式
[0035]下面，将参考示出了示例性实施例的附图来更全面地描述本专利技术构思。本专利技术构思可以通过各种实施例中的任何一个或通过组合各种实施例中的一个或多个来实现。因此，本专利技术构思的技术思想并非仅限于一个实施例。
[0036]在本说明书中，除非上下文另外明确指出，否则以单数形式对组件的描述可以包括具有单个描述的组件的结构的多个组件。在本说明书中，为了阐明本专利技术构思的各个方面，附图可以被放大。
[0037]图1是根据本专利技术构思的实施例的半导体封装的截面图，并且图2是图1中的布线焊盘层和接线柱层的平面布局图。
[0038]在图1和图2中，X轴方向和Y轴方向可以是与半导体芯片20(或半导体基板)的表面平行的方向，Z轴方向可以是与半导体芯片20(或半导体基板)的表面垂直的方向。
[0039]半导体封装1(仅示出了其一部分)可以包括晶片级封装。在截面图(例如，在Z轴方向上的截面图)中，半导体封装1可以包括芯片级单元LE1、中间级单元LE2和焊球单元LE3。在下文中，为了方便起见，芯片级单元LE1的向下方向(例如，Z轴方向)被称为竖直方向。芯片级单元LE1可以被称为芯片级部分、芯片部分或简称为半导体芯片。中间级单元LE2可以被称为中间级部分、或中间级结构或中间结构。焊球单本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装，包括：芯片级部分，包括半导体芯片；中间级部分，在所述芯片级部分上；以及焊球部分，在所述中间级部分上，其中所述焊球部分被配置为连接到电路基板，其中，所述中间级部分包括：布线焊盘层，在第一保护层上，所述第一保护层是多个保护层中的内保护层并且与所述芯片级部分直接相邻；第二保护层，在所述第一保护层上并且包括暴露所述布线焊盘层的焊盘暴露孔，所述第二保护层是所述多个保护层中的中间保护层；接线柱层，在所述布线焊盘层上的所述焊盘暴露孔中；第三保护层，在所述第二保护层上并且包括接线柱暴露孔，所述接线柱暴露孔暴露所述接线柱层，所述第三保护层与所述多个保护层中的外保护层相对应，其中所述接线柱暴露孔的宽度或直接小于所述焊盘暴露孔的宽度或直径；以及阻挡层，在所述接线柱层上的所述接线柱暴露孔中，其中，所述焊球部分包括所述阻挡层上的焊球。2.根据权利要求1所述的半导体封装，其中，所述接线柱层的宽度或直径小于所述阻挡层的宽度或直径。3.根据权利要求1所述的半导体封装，其中，所述接线柱暴露孔在所述接线柱层处的第一宽度或第一直径小于所述接线柱暴露孔在与所述焊球相邻的位置处的第二宽度或第二直径，并且所述阻挡层在所述阻挡层的第一表面处的第一宽度或第一直径小于所述阻挡层在所述阻挡层的与所述第一表面相对的第二表面处的第二宽度或第二直径。4.根据权利要求1所述的半导体封装，其中，所述第二保护层的弹性模量大于所述第三保护层的弹性模量。5.根据权利要求1所述的半导体封装，其中，在平面图中，所述接线柱层具有圆形或环形的单个连续结构。6.根据权利要求1所述的半导体封装，其中，所述接线柱层具有单个连续结构，在所述单个连续结构中，所述接线柱层的第一表面的宽度与所述接线柱层的与所述第一表面相对的第二表面的宽度相同。7.根据权利要求1所述的半导体封装，其中，所述接线柱层具有单个连续结构，在所述单个连续结构中，所述接线柱层的第一表面的宽度大于所述接线柱层的与所述第一表面相对的第二表面的宽度。8.根据权利要求1所述的半导体封装，其中，所述接线柱层包括多个子接线柱层，在平面图中，所述多个子接线柱层具有圆形形状并且沿着所述接线柱暴露孔的边缘布置。9.根据权利要求1所述的半导体封装，其中，所述接线柱层的与所述阻挡层接触的表面与所述第二保护层的表面共面。10.一种半导体封装，包括：半导体芯片；第一保护层，在所述半导体芯片上；再分布焊盘层，在所述第一保护层上；
第二保护层，在所述再分布焊盘层上并且包括焊盘暴露孔，所述焊盘暴露孔暴露所述再分布焊盘层；接线柱层，在所述再分布焊盘层上的所述焊盘暴露孔中；第三保护层，在所述接线柱层上并且包括接线柱暴露孔，所述接线柱暴露孔暴露所述接线柱层，其中，所述接线柱暴露孔小于所述焊盘暴露孔；阻...

【专利技术属性】
技术研发人员：尹汝勋，张衡善，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：