可集成的高压VDMOS晶体管结构制造技术

本实用新型专利技术公开了一种可集成的高压ＶＤＭＯＳ晶体管结构及其制备方法。其结构采用在Ｎ型外延层４与衬底１的界面上设有Ｎ型埋层２，在Ｎ型外延层上设有Ｐ型体沟道区１１和深Ｎ＋扩散区５及Ｐ型阱６，该Ｐ型体沟道区的四周设有Ｐ型场限环７，该Ｐ型体沟道区的内部设有源区，源区内设有Ｎ＋环１２ｓ和Ｐ＋接触区１３，该深Ｎ＋扩散区与Ｎ型埋层相连接构成漏区引出，在栅氧化层和场氧化层表面设置有多晶硅栅和场板。其制备过程是：注入埋层、生长外延层，在外延层上注入深Ｎ＋扩散区、Ｐ型阱、场限环，并对外延层进行氧化、淀积、刻蚀多晶硅形成多晶硅栅极及场板，用自对准工艺制备体沟道区，在体沟道区内注入源区和在深Ｎ＋扩散区内注入漏区的接触区。具有击穿电压高的优点，可用于高压功率集成电路。（*该技术在2015年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术属于微电子
，涉及半导体器件，具体地说是一种可以可集成的外延工艺的高压P型VDMOS晶体管的结构与制备方法，可应用于高压功率集成电路。
技术介绍
目前，高压功率集成电路技术得到广泛的应用与发展，如应用于自动测试设备、电话总局开关、线性功率集成电路、电机控制、功率控制、集成高压运放、平板显示的驱动等领域。在高压功率集成电路中，一般把高压功率器件和低压数字或者模拟电路集成在同一块芯片上，因此要求高压器件在制造工艺上要兼容，且希望在高压器件不要占据太大的面积的情况下性能达到电路的要求，因此，高压器件本身的设计将直接影响到集成芯片性能的优劣。横向DMOS晶体管由于其负载电流与硅表面平行，因此可获得比较高的电压而无需很厚的外延层，使得深扩和隔离难度降低，易于集成。但是，在高压情况下，由于外延层的电阻较高，横向DMOS晶体管要获得比较大的电流能力则比较困难；而VDMOS晶体管虽然可以提供比较好的电流负载能力，同时具有比较好的电压能力，但由于VDMOS晶体管要获得高的击穿电压，必须将其外延层做的足够厚，这就造成与器件本身要求外延层电阻比较小的矛盾，使其集成时工艺不易实现。技术的内容本本文档来自技高网...

【技术保护点】
一种可集成的高压ＶＤＭＯＳ器件结构，包括Ｐ型衬底（１），Ｎ型外延层（４），场氧化层（８），栅氧化层（９），其特征在于：Ｎ型外延层（４）与衬底（１）的界面上设有Ｎ型埋层（２）；Ｎ型外延层（４）上设有Ｐ型体沟道区（１１）和深Ｎ＋扩散区（５）及Ｐ型阱（６），该Ｐ型体沟道区的四周设有Ｐ型场限环（７），该Ｐ型体沟道区的内部设有源区，该源区内设有Ｎ＋环（１２ｓ）和Ｐ＋接触区（１３）；所述的深Ｎ＋扩散区（５）与Ｎ型埋层（２）相连接构成漏区引出；在栅氧化层（９）上面设有多晶硅栅（１０ａ），在场氧化层表面设有多晶硅场板（１０ｂ、１０ｃ）。

【技术特征摘要】
1.一种可集成的高压VDMOS器件结构，包括P型衬底(1)，N型外延层(4)，场氧化层(8)，栅氧化层(9)，其特征在于N型外延层(4)与衬底(1)的界面上设有N型埋层(2)；N型外延层(4)上设有P型体沟道区(11)和深N+扩散区(5)及P型阱(6)，该P型体沟道区的四周设有P型场限环(7)，该P型体沟道区的内部设有源区，该源区内设有N+环(12s)和P+接触区(13)；所述的深N+扩散区(5)与N型埋层(2)相连接构成漏区引出；在栅氧化层(9)上面设有多晶硅栅(10a)，在场氧化层表面设有多晶硅场板(10b、10c)。2.根据权利要求1所述的可集成的高压VDMOS器件结构...

【专利技术属性】
技术研发人员：庄奕琪，李小明，张丽，邓永洪，
申请(专利权)人：西安电子科技大学，
类型：实用新型
国别省市：87[中国|西安]