功率半导体器件制造技术

在具有第一端１０１（源端）和第二端１０２（漏端）的半导体器件中，半导体芯片的衬底主面在（１１０）面上，ｎ型区２和ｐ型区４在垂直于（１１０）面的｛１１１｝面，长条形的ｎ型区２和长条形的ｐ型区４相邻交替排列，形成电压保持区，所说的第二端１０１通过导线连接到所说的ｐ型区，所说的第二端１０２连接到所说的ｎ型区２。而且，形成所说ｐ型区来覆盖栅多晶硅层８的底部拐角。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】
现有技术中的半导体器件，如果用主电流通路端作为第一端和第二端来制造高耐压半导体器件，必须形成耗尽层，使得当一个电压加在第一端和第二端之间时，在半导体元件内部产生的电场强度低于产生雪崩击穿的临界强度。为此，必须提高漂移层区的电阻率，形成在电压下降方向上长的漂移层区，这样当在第一端和第二端加电压时，耗尽层能很容易地展宽，因此，有一个问题就是随着第一端和第二端之间的承受电压变高，第一端和第二端之间的电阻很快增大。在预先公开号为No.54661/1990的日本专利公开了一种半导体器件，其中的半导体主体有多个n型第一区，在这些n型第一区之间夹有p型第二区，在垂直于第一区和第二区的厚度方向上，当消除了自由载流子时，这些第一区和第二区的长度要使得半导体主体能够承受100V以上的电压，形成的平行电流通路延伸穿过半导体主体，选择的每个第一区和第二区的厚度值和掺杂浓度值要使得每个由第一区和第二区形成的交替排列的正负空间电荷区的单位面积上的空间电荷比产生雪崩击穿的临界强度低。另外，上面提到的在先公开号为No.54661/1990的日本专利还公开了一种半导体器件，其中为了形成所说的第一区和第二区，在低电阻n型衬底上生长有高阻p型外延层，衬底的主面轴向为[110]，用各向异性刻蚀法进行刻蚀一直达到衬底。这样在外延层内形成了具有垂直侧壁的沟槽，然后形成n型外延层，这种n型外延层用作所说的第一区，所说的高阻p型外延层用作所说的第二区。尽管在上面提到的在先公开号为No.54661/1990的日本专利中有这样的描述，即在(110)面进行各向异性刻蚀，从而可以形成n型区和p型区的名誉图形(reputation pattern)，但没有讨论适合于低损耗的平面结构。而且，关于在上面提到的在先公开号为No.54661/1990的日本专利中的半导体单元，既然使n型区和p型区的名誉图形窄是不可能的，那么就不可能使消耗在半导体元件中的电能足够低，另外，由于所说名誉图形的存在，功率MOS场效应管存在着漏/源间电容例如变大的问题。在USP5,438,215和USP 5,216,2750中公开了一种特别适合于高耐压和低损耗的半导体器件的平面结构。然而，在USP5,438,215和USP 5,216,2750中没有描述适合于用(110)面作为半导体衬底时的平面结构。在先公开号为No．223896/1998的日本专利提出了一种将离子注入到硅刻蚀槽侧壁的方法来制造半导体器件的方法，该半导体器件既有低损耗又能耐高压。然而，尽管在先公开号为No．54661/1998的日本专利中描述了缩窄n型区和p型区的名誉图形间距的方法，但这种结构实际上不适合这种制造方法。德国专利No．19730759公开了一种将所说的p型第二区与MOS FET体扩散层隔离的结构。在本德国专利No．19730759中，要得到适合于高耐压和低损耗的器件结构，还需要进一步改进。本专利技术的半导体器件包括半导体芯片中的电压保持区，在保持区中，半导体芯片中的第一电导型的第一区具有长带状，第二电导型的第二区具有与第一区一样的形状，第一区和第二区相邻交替排列。第一区连接到第二端，第二区连接到第一端。当在第一端和第二端之间加电压时，电流流动受阻，正负空间电荷区在由第一区和第二区形成的电压保持区中交替排列。在这种情况下，第一和第二电导型分别为p型或n型，彼此是相反的导电类型。此外，根据本专利技术的半导体器件可以选择下面A至E中任意一种结构A．半导体芯片的衬底主面位于(110)面上，半导体芯片的四个侧面的相对的两个侧面位于垂直于(110)面的{111}面上，第一区和第二区以长带状沿[110]轴方向伸展；B．半导体芯片的衬底主面位于(110)面上，第一区和第二区以长带状沿[110]轴方向伸展，主接触面位于垂直于(110)面的{111}面上；C．在电压保持区的外围形成第一导电类型的第三区，所说的第三区的平均掺杂浓度比第一区高；D．半导体器件是绝缘栅型半导体器件，它的沟道区与第二区隔离；和B．半导体器件是槽栅型的绝缘栅型半导体器件。槽栅之间的间隔比第二区之间的间隔小。制造具有所说的A或B结构的半导体器件的方法，根据本专利技术包括下列的步骤F或GF．在硅半导体芯片中，通过用作为掩模的包括相交在角70.5±0.5或109.5±0.5的四个主面的多边形图形，利用各向异性刻蚀液形成硅半导体芯片中的沟槽的步骤，和用硅层填充所形成的沟槽的步骤。G．在所说的硅半导体芯片中，通过沿所说的半导体芯片的四个侧面中的一对相对的侧面所在的(-11-1)面或(-11-1)面形成的光掩模，利用各向同性刻蚀液形成芯片中的沟槽的步骤，和用硅层填充所形成的沟槽的步骤。根据本专利技术，能以高精度形成电压保持区，或者说当电流流动受阻时，增加电压保持区的电压保持功能是可能的。因此得到高耐压和/或低损耗性能的半导体器件是可能的。图1是实施例1的半导体器件平面图；图2是实施例1应用于功率MOS场效应管的实例，图中示出了沿图1的a-a线得到的截面图；图3(a)是半导体晶片的平面视图，在该半导体晶片上形成有实施例1的功率MOS场效应管图3(b)是实施例1中半导体晶片的主平面在(1-1-1)面或(1-12)面上时的说明图；图3(c)是实施例1中半导体晶片的主平面在(-11-1)面或(1-1-2)面上时的说明图；图4(a)和图4(b)是说明实施例1的半导体器件制造方法的截面图；图4(c)和图4(d)是说明实施例1的半导体器件制造方法的截面图；图4(e)和图4(f)是说明实施例1的半导体器件制造方法的截面图；图4(g)和图4(h)是说明实施例1的半导体器件制造方法的截面图；图4(i)是说明实施例1的半导体器件制造方法的截面图；图5是实施例2的半导体器件平面图；图6是实施例3的半导体器件平面图；图7是实施例4的半导体器件平面图；图8是说明实施例4的半导体器件制造方法的截面图；图9是实施例5的半导体器件的截面图；图10是实施例6的半导体器件的截面图；图11是实施例7的半导体器件的截面图；图12(a)到图12(c)是实施例7的半导体器件制造方法说明图；图13是实施例8的半导体器件截面图14是实施例9的半导体器件截面图；图15是显示实施例8的半导体器件制造方法的截面图；图16是实施例9的半导体器件杂质分布剖面图；图17是实施例10的半导体器件截面图；图18是显示实施例10的半导体器件制造方法的截面构造图；图19是实施例10的半导体器件杂质分布剖面图；图20是实施例11的半导体器件截面图；图21是实施例12的半导体器件截面图；图22是实施例13的半导体器件截面图；图23是实施例14的半导体器件截面图；图24是实施例15的半导体器件截面图；图25是实施例16的半导体器件截面图；图26是实施例17的半导本器件截面图；图27是实施例18的半导体器件截面图；图28是实施例19的半导体器件截面图；图29是实施例19的半导体器件截面图；图30是实施例19的半导体器件截面图；图31是实施例19的半导体器件截面图；图32是实施例20的半导体器件截面图；图33是实施例34的半导体器件截面图；图34是实施例22的半导体器件截面图；图35是实施例23的半导体器件截面图；图36是实施例24的半导体器件截面本文档来自技高网...

【技术保护点】
一种半导体器件，当在第一端和第二端之间加电压时，通过形成延伸穿过部分半导体芯片的空间电荷区，在所说的第一端和第二端之间阻止电流流动：其中，所说的半导体芯片的衬底主面位于（１１０）面上，所说的半导体芯片的四个侧面中一对相对的侧面位于垂直于 （１１０）面的｛１１１｝面上，在所说的半导体芯片中形成有电压保持区，包括电连接到所说第二端的第一导电类型的第一区和电连接到所说第一端的第二导电类型的第二区，所说的第一区和第二区相邻交替排列；其中，所说的第一导电类型的第一区和所说的第二导 电类型的第二区之间的边界具有沿［１１０］轴方向延伸的形状；和其中，当在所说的第一端和所说的第二端之间的电流流动受阻时，在包括所说的第一导电类型的第一区和所说的第二导电类型的第二区的所说的电压保持区中，形成交替排列的正负空间电荷区。

【技术特征摘要】
JP 1999-12-9 349785/19991．一种半导体器件，当在第一端和第二端之间加电压时，通过形成延伸穿过部分半导体芯片的空间电荷区，在所说的第一端和第二端之间阻止电流流动其中，所说的半导体芯片的衬底主面位于(110)面上，所说的半导体芯片的四个侧面中一对相对的侧面位于垂直于(110)面的{111}面上，在所说的半导体芯片中形成有电压保持区，包括电连接到所说第二端的第一导电类型的第一区和电连接到所说第一端的第二导电类型的第二区，所说的第一区和第二区相邻交替排列；其中，所说的第一导电类型的第一区和所说的第二导电类型的第二区之间的边界具有沿[110]轴方向延伸的形状；和其中，当在所说的第一端和所说的第二端之间的电流流动受阻时，在包括所说的第一导电类型的第一区和所说的第二导电类型的第二区的所说的电压保持区中，形成交替排列的正负空间电荷区。2．一种半导体器件，当在第一端和第二端之间加电压时，通过形成延伸穿过部分半导体芯片的空间电荷区，在所说的第一端和第二端之间阻止电流流动其中，所说的半导体芯片的衬底主面位于(110)面上，在所说的半导体芯片中形成有电压保持区，包括电连接到所说第二端的第一导电类型的第一区和电连接到所说第一端的第二导电类型的第二区，所说的第一区和第二区相邻交替排列；其中，所说的第一导电类型的第一区和所说的第二导电类型的第二区之间的边界具有沿[110]轴方向延伸的形状，具有垂直于(110)面的主接触面{111}面；和其中，当在所说的第一端和所说的第二端之间的电流流动受阻时，在包括所说的第一导电类型的第一区和所说的第二导电类型的第二区的所说的电压保持区中，形成交替排列的正负空间电荷区。3．一种半导体器件，当在第一端和第二端之间加电压时，通过形成延伸穿过部分半导体芯片的空间电荷区，在所说的第一端和第二端之间阻止电流流动其中，在所说的半导体芯片中形成电压保持区，包括电连接到所说第二端的第一导电类型的第一区和电连接到所说第一端的第二导电类型的第二区，所说的第一区和第二区相邻交替排列；其中在所说的电压保持区的外部形成第一导电类型的第三区，所说的第一导电类型的第三区具有的平均杂质浓度比所说的第一导电类型的第一区平均净杂质浓度低20％以上；其中，在所说的第一导电类型的第三区中形成至少一个第二导电类型的前区，并包括有为从所说的第二导电类型的第二区延伸到达所说的第二导电类型的前区的空间电荷区提供高耐压的装置，使得在所说的第一端和所说的第二端之间加反向偏置电压的情况下，减小在所说的电压保持区外部的电场集中；和其中，当在所说的第一端和所说的第二端之间的电流流动受阻时，在包括所说的第一导电类型的第一区和所说的第二导电类型的第二区的所说的电压保持区中，形成交替排列的正负空间电荷区。4．一种半导体器件，当在第一端和第二端之间加电压时，通过形成延伸穿过部分半导体芯片的空间电荷区，在所说的第一端和第二端之间阻止电流流动其中，在所说的半导体芯片中形成电压保持区，包括电连接到所说第二端的第一导电类型的第一区和电连接到所说第一端的第二导电类型的第二区，所说的第一区和第二区相邻交替排列；其中，在由所说的第二导电类型的第二区夹持的第一导电类型的第一区中形成主部分，使得当它们从所说第二导电类型的第二区倒退后，杂质浓度变低；和其中，当在所说的第一端和所说的第二端之间的电流流动受阻时，在包括所说的第一导电类型的第一区和所说的第二导电类型的第二区的所说的电压保持区中，形成交替排列的正负空间电荷区。5．一种半导体器件，当在第一端和第二端之间加电压时，通过形成延伸穿过部分半导体芯片的空间电荷区，在所说的第一端和第二端之间阻止电流流动其中，在所说的半导体芯片中形成电压保持区，包括电连接到所说第二端的第一导电类型的第一区和电连接到所说第一端的第二导电类型的第二区，所说的第一区和第二区相邻交替排列；其中，在所说的电压保持区的外部，形成第一导电类型的第三区；其中，在所说的第一导电类型的第三区中，形成至少一个第二导电类型的前区；所说的第一导电类型的第三区具有的平均杂质浓度比所说的第一导电类型的第一区平均净杂质浓度低20％以上；其中，包括有为从所说的第二导电类型的第二区延伸到达所说的第二导电类型的前区的空间电荷区提供高耐压的装置，使得在所说的第一端和所说的第二端之间加反向偏置电压的情况下，减小在所说的电压保持区外部的电场集中；其中，使由所说第二导电类型的前区围绕的所说第一导电类型的第三区的单位面积净杂质量比由所说第二导电类型的第二区围绕的第一导电类型的第一区的单位面积的净杂质量低20％以上；和其中，当在所说的第一端和所说的第二端之间的电流流动受阻时，在包括所说的第一导电类型的第一区和所说的第二导电类型的第二区的所说的电压保持区中，形成交替排列的正负空间电荷区。6．一种半导体器件，当在第一端和第二端之间加电压时，通过形成延伸穿过部分半导体芯片的空间电荷区，在所说的第一端和第二端之间阻止电流流动其中，在所说的半导体芯片中形成电压保持区，包括电连接到所说第二端的第一导电类型的第一区和电连接到所说第一端的第二导电类型的第二区，所说的第一区和第二区相邻交替排列；其中，在所说的电压保持区的外部，形成第一导电类型的第三区；其中，在所说的第一导电类型的第三区中，形成至少一个第二导电类型的前区；其中，使相邻的两个第二导电类型的前区之间的间距比相邻的第二导电类型的第二区之间的间距窄20％以上；其中，包括有为从所说的第二导电类型的第二区延伸到达所说的第二导电类型的前区的空间电荷区提供高耐压的装置，使得在所说的第一端和所说的第二端之间加反向偏置电压的情况下，减小在所说的电压保持区外部的电场集中；其中，当在所说的第一端和所说的第二端之间的电流流动受阻时，在包括所说的第一导电类型的第一区和所说的第二导电类型的第二区的所说的电压保持区中，形成交替排列的正负空间电荷区。7．一种半导体器件，当在第一端和第二端之间加电压时，通过形成延伸穿过部分半导体芯片的空间电荷区，在所说的第一端和第二端之间阻止电流流动其中，在所说的半导体芯片中形成电压保持区，包括电连接到所说第二端的第一导电类型的第一区和电连接到所说第一端的第二导电类型的第二区，所说的第一区和第二区相邻交替排列；其中，在所说的电压保持区的外部，形成第一导电类型的第三区；其中，在所说第一导电类型的第三区内形成第二导电类型的前区，所说第二导电类型的前区的长度比所说第一导电类型的第一区的长度长2/3以上；其中，使相邻的两个第二导电类型的前区之间的间距比相邻的第二导电类型的第二区之间的间距窄20％以上；其中，包括有为从所说的第二导电类型的第二区延伸到达所说的第二导电类型的前区的空间电荷区提供高耐压的装置，使得在所说的第一端和所说的第二端之间加反向偏置电压的情况下，减小在所说的电压保持区外部的电场集中；其中，当在所说的第一端和所说的第二端之间的电流流动受阻时，在包括所说的第一导电类型的第一区和所说的第二导电类型的第二区的所说的电压保持区中，形成交替排列的正负空间电荷区。8．一种半导体器件，当在第一端和第二端之间加电压时，通过形成延伸穿过部分半导体芯片的空间电荷区，在所说的第一端和第二端之间阻止电流流动其中，在所说的半导体芯片中形成电压保持区，包括电连接到所说第二端的第一导电类型的第一区和电连接到所说第一端的第二导电类型的第二区，所说的第一区和第二区相邻交替排列；其中，包括有提供高耐压的装置，通过将包括所说的第一导电类型的第一区和所说的第二导电类型的第二区的条状排列延伸到接近所说的半导体芯片的边缘，从而减小在所说的电压保持区外部的电场集中；其中，当在所说的第一端和所说的第二端之间的电流流动受阻时，在包括所说的第一导电类型的第一区和所说的第二导电类型的第二区的所说的电压保持区中，形成交替排列的正负空间电荷区。9．一种半导体器件，当在第一端和第二端之间加电压时，...

【专利技术属性】
技术研发人员：坂本光造，井上洋典，宫内昭浩，白石正树，森睦宏，渡边笃雄，大柳孝纯，
申请(专利权)人：株式会社日立制作所，
类型：发明
国别省市：JP[日本]