功率半导体器件制造技术

提供了一种功率半导体器件。该功率半导体器件包括设置在器件有源区并在朝向第一侧的方向上变宽的源电极、与源电极交替布置在器件有源区并在朝向面对第一侧的第二侧的方向上变宽的漏电极、设置在源电极和漏电极上并被配置为包括接触源电极和漏电极的多个通路接触的绝缘层、设置在绝缘层上第一区内与源电极接触的源电极垫以及设置在绝缘层上与第一区隔开的第二区内并与接触漏电极的多个通路接触相接触的漏电极垫。

【技术实现步骤摘要】
本专利技术涉及一种功率半导体器件，更具体地，涉及一种具有通过在电极接触区内实现等电位状态而增大击穿电压、以及实现高耐受电压的电极结构的功率半导体器件。
技术介绍
通常，功率半导体器件是由硅制成。然而，由于硅的物理性能存在局限，新近开发了一种使用氮化镓(GaN)基材料的功率半导体器件。GaN基材料的能隙几乎是硅的能隙的 三倍。另外，GaN基材料在高热稳定性和化学稳定性、高电子饱和速度等方面具有更好的性能。因此，GaN基材料不仅适用于光学器件还适用于电子器件以实现高频率和高输出。包括GaN基材料的电子器件具有高击穿电压、高最大电流密度、以及在高温下的高操作稳定性以及高导热性。特别是具有氮化铝镓(AlGaN)和GaN的异质结结构的电子器件在结界面处具有高频带不连续性(band discontinuity)。因此,这种电子器件可以使高密度电子游离并增大电子迁移率。由于具有前述物理性能，包括GaN基材料的电子器件可以用作功率半导体器件。为此，即使在高电压下，功率半导体器件也需要维持未达到击穿电压的高耐受电压。然而，由于体相缺陷(bulk defect)和表面缺陷等，包括GaN基材料的功率半导体器件也难以承受耐受电压。
技术实现思路
本专利技术的一个方面提供了一种通过将电极布置为在器件区内实现等电位状态而增大击穿电压并实现高耐受电压的功率半导体器件。根据本专利技术的一个方面,提供了设置在器件有源区(device activation region,器件激活区)上并在朝向第一侧的方向上变宽的源电极、与源电极交替布置在器件有源区并在朝向面对第一侧的第二侧的方向上变宽的漏电极、设置在源电极和漏电极上并配置为包括接触源电极和漏电极的多个通路接触的绝缘层、设置在绝缘层上第一区内与源电极接触的源电极垫以及设置在绝缘层上与第一区隔开的第二区内并与接触漏电极的多个通路接触相接触的漏电极垫。功率半导体器件还可以包括与设置在器件有源区上的源电极和漏电极之间的多条栅电极线相连接并设置在器件有源区的至少一侧的栅电极，以及设置在器件有源区上的与第一区和第二区隔开的第三区内并与接触栅电极的多个通路接触相连接的栅电极垫。绝缘层可以包括多个第一通路孔以露出设置在第一区内的源电极；多个第二通路孔以露出设置在第二区内的漏电极；以及多个第三通路孔以露出设置在第三区内的栅电极。绝缘层可以包括设置在多个第一通路孔内与源电极接触并与源电极垫相连接的多个第一通路接触；设置在多个第二通路孔内与漏电极接触并与漏电极垫相连接的多个第二通路接触；以及设置在多个第三通路孔内与栅电极接触并与栅电极垫相连接的多个第三通路接触。多个第一通路孔可以在第一区内具有朝向第一侧的方向上变宽的梯形形状，对应于源电极的变宽结构。多个第二通路孔可以在第二区内具有朝向第二侧的方向上变宽的梯形形状，对应于漏电极的变宽结构。 器件有源区可以包括顺序地设置在衬底上的缓冲层、未掺杂氮化物半导体层以及氮化物半导体层。氮化物半导体层可以包括设置在未掺杂氮化物半导体层上的第一氮化物半导体层以及设置在第一氮化物半导体层上的第二氮化物半导体层。第一氮化物半导体层可以包括氮化铝(A1N)，第二氮化物半导体层可以包括氮化铝镓(AlGaN)。源电极、漏电极和栅电极可以包括选自镍(Ni)、铝(Al)、钛(Ti)、氮化钛(TiN)、钼(Pt)、金(Au)、二氧化钌(RuO2)、钒(V)、钨(W)、氮化钨(WN)、铪(Hf)、氮化铪(HfN)、钥(Mo)、硅化镍(NiSi)、硅化钴(CoSi2)、硅化钨(WSi2)、硅化钼(PtSi)、铱(Ir)、锆(Zr)、钽(Ta)、氮化钽(TaN)、铜(Cu)、钌(Ru)以及钴(Co)中的至少一种金属材料。根据本专利技术的另一方面，提供一种功率半导体器件，其包括设置在磊晶结构上并配置为在朝向第一侧的方向上变宽的阳电极；设置在磊晶结构上与阳电极交替布置并在朝向面对第一侧的第二侧的方向上变宽的漏电极；设置在阳电极和阴电极上并配置为包括接触阳电极和阴电极的多个通路接触的绝缘层；设置在绝缘层上第一区内与接触阳电极的通路接触相接触的阳电极垫；以及设置在绝缘层上与第一区隔开的第二区内并与接触阴电极的通路接触相连接的阴电极垫。绝缘层可以包括多个第一通路孔以露出设置在第一区内的阳电极以及多个第二通路孔以露出设置在第二区内的阴电极。绝缘层可以包括设置在多个第一通路孔内与阳电极接触并与阳电极垫相连接的多个第一通路接触；以及设置在多个第二通路孔内与阴电极接触并与阴电极垫相连接的多个第二通路接触。多个第一通路孔可以设置为在第一区内朝向第一侧的方向上变宽的梯形形状，对应于阳电极的变宽结构。多个第二通路孔可以设置为在第二区内朝向第二侧的方向上变宽的梯形形状，对应于阴电极的变宽结构。磊晶结构可以包括顺序地设置在衬底上的缓冲层、未掺杂氮化物半导体层、氮化物半导体层以及保护层(cap layer)。阳电极可以粘结至保护层，阴电极可以设置在通过保护层露出的氮化物半导体层上并与阳电极隔开预定距离。氮化物半导体层可以包括设置在未掺杂氮化物半导体层上的第一氮化物半导体层；以及设置在第一氮化物半导体层上的第二氮化物半导体层。第一氮化物半导体层可以包括AlN ;第二氮化物半导体层可以包括AlGaN。阳电极和阴电极可以包括选自Ni、Al、Ti、TiN, Pt、Au、RuO2, V、W、WN、Hf、HfN, Mo、NiSi、CoSi2、WSi2、PtSi、Ir、Zr、Ta、TaN、Cu、Ru 以及 Co 中的至少一种金属材料。 附图说明根据以下的结合附图说明的示例性实施方式，本专利技术的上述和/或其他方面、特征和优势将变得显而易见并且更易于理解，其中图I是示出根据本专利技术的一个实施方式的功率半导体器件的电极结构的示图；图2是沿着线A - A’截取的图I所示功率半导体器件的截面图；图3是沿着线B - B’截取的图I所示功率半导体器件的截面图；图4是示出根据本专利技术另一实施方式的功率半导体器件的电极结构的平面图；图5是沿着线C - C’截取的图4所示功率半导体器件的截面图；以及图6是沿着线D - D’截取的图4所示功率半导体器件的截面图。具体实施例方式下文具体涉及本专利技术示例性实施方式，本专利技术的实施例在附图中示出，其中，相同的参考号始终表示相同的元件。在下文说明中，如果确定对本专利技术相关的已知功能及其构造的详细说明会使本专利技术精神变得模糊，则将省略该说明。本文所用的术语仅仅是为了说明具体实施方式并且定义会随着用户、操作员或客户(custom)的目的而变化。因此，术语和词汇应根据本说明书的说明而定义。图I是示出根据本专利技术的一个实施方式的功率半导体器件100的电极结构的示图。参考图1，功率半导体器件100可以是包括设置在器件有源区(deviceactivation area)110中的源电极120、漏电极130、栅电极140、绝缘层(未示出)、源电极垫160、漏电极垫170以及栅电极垫180的异质结场效应晶体管(HFET)。源电极120、漏电极130和栅电极140设置在器件有源区110内。如图I所示，器件有源区110可以包括互相面对的第一侧S1和第二侧s2、以及分别垂直地连接至第一侧S1和第二侧S2同时互相面对的第三侧S3和第四侧s4。源电极120可以具有从第二本文档来自技高网...

【技术保护点】
一种功率半导体器件，包括：源电极，设置在器件有源区上并在朝向第一侧的方向上变宽；漏电极，与所述源电极交替布置在所述器件有源区上并在朝向面对所述第一侧的第二侧的方向上变宽；绝缘层，设置在所述源电极和所述漏电极上并被配置为包括接触所述源电极和所述漏电极的多个通路接触；源电极垫，设置在所述绝缘层上第一区内与所述源电极接触；以及漏电极垫，设置在所述绝缘层上与所述第一区隔开的第二区内并与接触所述漏电极的多个通路接触相接触。

【技术特征摘要】
2011.07.27 KR 10-2011-00746861.一种功率半导体器件，包括 源电极，设置在器件有源区上并在朝向第一侧的方向上变宽； 漏电极，与所述源电极交替布置在所述器件有源区上并在朝向面对所述第一侧的第二侧的方向上变宽； 绝缘层，设置在所述源电极和所述漏电极上并被配置为包括接触所述源电极和所述漏电极的多个通路接触； 源电极垫，设置在所述绝缘层上第一区内与所述源电极接触；以及漏电极垫，设置在所述绝缘层上与所述第一区隔开的第二区内并与接触所述漏电极的多个通路接触相接触。2.根据权利要求I所述的功率半导体器件，还包括 栅电极，与设置在所述器件有源区上的所述源电极和所述漏电极之间的多条栅电极线连接，并且设置在所述器件有源区的至少一侧，以及 栅电极垫，设置在所述器件有源区上的与所述第一区和所述第二区隔开的第三区内，并且与接触所述栅电极的多个通路接触相连接。3.根据权利要求2所述的功率半导体器件，其中，所述绝缘层包括 多个第一通路孔，使设置在所述第一区内的所述源电极露出； 多个第二通路孔，使设置在所述第二区内的所述漏电极露出；以及 多个第三通路孔，使设置在所述第三区内的所述栅电极露出。4.根据权利要求3所述的功率半导体器件，其中，所述绝缘层包括 多个第一通路接触，设置在所述多个第一通路孔内与所述源电极接触，并与所述源电极垫相连接； 多个第二通路接触，设置在所述多个第二通路孔内与所述漏电极接触，并与所述漏电极垫相连接；以及 多个第三通路接触，设置在所述多个第三通路孔内与所述栅电极接触，并与所述栅电极垫相连接。5.根据权利要求3所述的功率半导体器件，其中，所述多个第一通路孔设置为在所述第一区中朝向所述第一侧的方向上变宽的梯形形状，对应于所述源电极的变宽结构。6.根据权利要求3所述的功率半导体器件，其中，所述多个第二通路孔设置为在所述第二区中朝向所述第二侧的方向上变宽的梯形形状，对应于所述漏电极的变宽结构。7.根据权利要求I所述的功率半导体器件，其中，所述器件有源区包括顺序地设置在衬底上的缓冲层、未掺杂氮化物半导体层以及氮化物半导体层。8.根据权利要求7所述的功率半导体器件，其中，所述氮化物半导体层包括 第一氮化物半导体层，设置在所述未掺杂氮化物半导体层上；以及 第二氮化物半导体层，设置在所述第一氮化物半导体层上。9.根据权利要求8所述的功率半导体器件，其中， 所述第一氮化物半导体层包括氮化铝(A1N)，以及 所述第二氮化物半导体层包括氮化铝镓(AlGaN)。10.根据权利要求I所述的功率半导体器件，其中，所述源电极、所述漏电极和所述栅电极包括选自镍(Ni)、铝(Al)、钛(Ti)、氮化钛(TiN)、钼(Pt)、金(Au)、二氧化钌(RuO2)、钒(V)、钨(W)、氮化钨(WN)、铪(Hf)、氮化铪(HfN)、钥(Mo)、硅化镍(NiSi)、硅化钴(CoS...

【专利技术属性】
技术研发人员：许承培，李宪福，金基世，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：