半导体功率器件制造技术

本发明专利技术提供一种半导体功率器件，通过巧妙地结合传统IGBT和VDMOS，形成具有共用部分的由基本的纵向IGBT和基本的横向DMOS组成的新型半导体功率器件；调整重掺杂第二导电类型区的掺杂浓度或采用寿命控制的方法，以降低基本的纵向IGBT产生的第一正向导通电流的大小，同时增加了基本的横向DMOS产生的第二正向导通电流的大小，甚至使所述第一正向导通电流小于第二正向导通电流，使本发明专利技术相较于现有技术中的IGBT和VDMOS而言，在保证器件的导通电阻及导通功率损耗降低的同时提高器件的开关速度，使本发明专利技术的半导体功率器件具有更广阔的应用前景，可以用在电源、太阳能逆变器、电机驱动等需要高压高频开关的应用领域。

【技术实现步骤摘要】
半导体功率器件
本专利技术属于半导体器件领域，涉及一种半导体功率器件。
技术介绍
绝缘栅双极晶体管(InsulatedGate Bipolar Transistor, IGBT)是由双极型晶体管(Bipolar Transistor)和金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field Effect Transisitor, MOSFET)组成的复合全控型电压驱动式功率半导体器件，且IGBT是双极型器件，两种载流子(电子和空穴)同时导电。IGBT 一般分为穿通型(Punch Through, PT)、非穿通型(Non-Punch Through, NPT)、电场截止(电场中止)型(Field Stop，FS)，其中，集电极I’、发射极2’及栅极3’如图1和图2所示，且图1为NPT-1GBT的结构示意图，图2为PT-1GBT或FS-1GBT的结构示意图。PT-1GBT、FS-1GBT与NPT-1GBT的主要区别在于，NPT-1GBT没有采用对应给定阻断电压所设计的N+缓冲层而需要更厚的N-区(漂移区)。IGBT具有MOSFET的许多特性，如容易驱动，安全工作区宽，峰值电流大，坚固耐用等；同时，IGBT具有非常好的导通特性，这是由于衬底P+注入的少子(空穴)使N-区(漂移区)载流子浓度得到显著提高(请参阅I和图2)，产生电导通调制效应，这种少子(空穴)的注入大大减少了 N-区(漂移区)的等效电阻，从而降低了 N-区的导通压降。但是，IGBT内部不存在反向导通二极管，使用时，需要外接恢复二极管；同时，IGBT的开关速度(包括开启速度和关断速度)一般大大低于M0SFET。垂直双扩散金属氧化物半导体场效应管(Vertical Double-diffused MetalOxide Semiconductor Field Effect Transistor, VDM0SFET)是多子器件，且是电压控制型器件，其中，源极4’’、漏极5’’、栅极3’’及沟道6’’如图3所示。在合适的栅极电压的控制下，半导体表面反型，形成导电沟道， 于是漏极和源极之间流过适量的电流，且电流垂直流动。VDMOS主要应用于电机调速、逆变器、不间断电源、电子开关、高保真音响、汽车电器和电子镇流器等，具有接近无限大的静态输入阻抗特性，非常快的开关速度(包括开启速度和关断速度)等显著特点，但其缺点是没有电导调制，在一定击穿电压设计要求下，正态导通电阻和通态压降比IGBT大，因此导通功率损耗大，不利于大电流应用。目前，半导体功率器件特性的改善主要是使其开关速度(包括开启速度和关断速度)得以提高的同时降低相关损耗，器件的开关频率也随之提高。因此，亟需一种半导体功率器件，既具有非常快的开关速度(包括开启速度和关断速度)，同时又具有较低的导通电阻及导通功率损耗。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种半导体功率器件，用于解决现有技术中的半导体功率器件不能兼顾非常快的开关速度(包括开启速度和关断速度)和较低的导通电阻及导通功率损耗的问题，同时解决现有技术中的IGBT需要外接反向导通二极管的问题。为实现上述目的及其他相关目的，本专利技术提供一种半导体功率器件，所述器件至少包括:集电极；重掺杂第二导电类型区，形成于所述集电极上；漂移区，为轻掺杂第一导电类型，形成于所述重掺杂第二导电类型区上；体区，为第二导电类型，形成于所述漂移区顶部的一侧；源区，为重掺杂第一导电类型，形成于所述体区顶部，且在所述的源区外的一侧体区表面形成有沟道；栅区域，形成于所述沟道及漂移区上，且与所述的源区和体区接触；漏区，为重掺杂第一导电类型，形成于所述漂移区顶部且相对于所述体区的另一侧；隔离结构，覆盖于所述栅区域及漂移区的表面，并分别设有暴露出部分所述的源区和体区、及暴露出部分所述漏区的通孔；源极/发射极，覆盖于所述栅区域表面的隔离结构，并通过所述隔离结构的通孔与部分所述的源区和体区接触，以供所述的源区、体区实现电连接；漏极，形成于所述漏区上，通过所述隔离结构的通孔与部分所述漏区接触，且所述的漏极与集电极通过引线连接在一起，形成实现电连接的漏极/集电极；·终端结构，形成于所述漂移区的顶部，且形成于所述体区与漏区之间，以降低表面电场，使电击穿的部位由表面移向所述体区之下，提高器件的耐高压性。可选地，所述的漂移区与重掺杂第二导电类型区之间还设有缓冲区，即所述的缓冲区形成于重掺杂第二导电类型区上，且所述的漂移区形成于缓冲区上，其中，所述缓冲区为重掺杂第一导电类型。可选地，所述的缓冲区掺杂浓度低于源区掺杂浓度和漏区掺杂浓度。可选地，所述终端结构至少包括结终端扩展终端结构、场限制保护环终端结构、场板终端结构、场板与场限制保护环复合终端结构、或场板与结终端扩展复合终端结构。可选地，所述栅区域包括栅介质层和形成于所述栅介质层上的栅极。可选地，在所述栅极上还设有绝缘层。可选地，所述半导体功率器件正向导通，在所述器件中形成至少包括第一正向导通电流和第二正向导通电流的正向导通电流，其中，第一导电类型为N型，第二导电类型为P型时，所述第一正向导通电流由所述的重掺杂第二导电类型区流向沟道，所述第二正向导通电流由所述的漏区流向沟道；第一导电类型为P型，第二导电类型为N型体区时，所述第一正向导通电流由所述的沟道流向重掺杂第二导电类型区，所述第二正向导通电流由所述的沟道流向漏区。可选地，所述的第一正向导通电流小于第二正向导通电流，以保证器件的导通电阻及导通功率损耗降低的同时提高器件的开关速度。可选地，所述半导体功率器件反向导通，则所述的体区、漂移区、及漏区构成反向导通二极管，其中，第一导电类型为N型、第二导电类型为P型时形成由所述的体区流向漏区的反向导通电流，第一导电类型为P型、第二导电类型为N型时形成由所述的漏区流向体区的反向导通电流。如上所述，本专利技术的半导体功率器件，具有以下有益效果:通过巧妙地结合传统IGBT和功率MOSFET (VDMOS)的优点，形成具有共用部分的由基本的纵向IGBT和基本的横向DMOS组成的本专利技术的新型半导体功率器件，其中，所述共用部分为漂移区、体区、源区、栅区域、隔离结构、源极/发射极；进一步，调整本专利技术的重掺杂第二导电类型区的掺杂浓度或采用寿命控制的方法，以降低基本的纵向IGBT产生的第一正向导通电流的大小，同时增加了基本的横向DMOS产生的第二正向导通电流的大小，并使所述第一正向导通电流小于第二正向导通电流，使本专利技术相较于现有技术中的IGBT和VDMOS而言，在保证器件的导通电阻及导通功率损耗降低的同时提高器件的开关速度(包括开启速度和关断速度)，综合了传统IGBT和VDMOS所具有的优势，使本法明的半导体功率器件具有更广阔的应用前景，可以用在电源、太阳能逆变器、电机驱动等需要高压高频开关的应用领域。【附图说明】图1显示为现有技术中NPT-1GBT的结构示意图。图2显示为现有技术中PT-1GBT或FS-1GBT的结构示意图。图3显示为现有技术中VDMOS的结构示意图。图4显示为本专利技术半导体功率器件在实施例中的结构示意图。图5显示为本专利技术半导体功率器件第一正向导通电流和第二正向导通电流的示意图。图6显示本文档来自技高网...

【技术保护点】
一种半导体功率器件，其特征在于，所述器件至少包括：集电极；重掺杂第二导电类型区，形成于所述集电极上；漂移区，为轻掺杂第一导电类型，形成于所述重掺杂第二导电类型区上；体区，为第二导电类型，形成于所述漂移区顶部的一侧；源区，为重掺杂第一导电类型，形成于所述体区顶部，且在所述的源区外的一侧体区表面形成有沟道；栅区域，形成于所述沟道及漂移区上，且与所述的源区和体区接触；漏区，为重掺杂第一导电类型，形成于所述漂移区顶部且相对于所述体区的另一侧；隔离结构，覆盖于所述栅区域及漂移区的表面，并分别设有暴露出部分所述的源区和体区、及暴露出部分所述漏区的通孔；源极/发射极，覆盖于所述栅区域表面的隔离结构，并通过所述隔离结构的通孔与部分所述的源区和体区接触，以供所述的源区、体区实现电连接；漏极，形成于所述漏区上，通过所述隔离结构的通孔与部分所述漏区接触，且所述的漏极与集电极通过引线连接在一起，形成实现电连接的漏极/集电极；终端结构，形成于所述漂移区的顶部，且形成于所述体区与漏区之间，以降低表面电场，使电击穿的部位由表面移向所述体区之下，提高器件的耐高压特性。

【技术特征摘要】
1.一种半导体功率器件，其特征在于，所述器件至少包括: 集电极； 重掺杂第二导电类型区，形成于所述集电极上； 漂移区，为轻掺杂第一导电类型，形成于所述重掺杂第二导电类型区上； 体区，为第二导电类型，形成于所述漂移区顶部的一侧； 源区，为重掺杂第一导电类型，形成于所述体区顶部，且在所述的源区外的一侧体区表面形成有沟道； 栅区域，形成于所述沟道及漂移区上，且与所述的源区和体区接触； 漏区，为重掺杂第一导电类型，形成于所述漂移区顶部且相对于所述体区的另一侧；隔离结构，覆盖于所述栅区域及漂移区的表 面，并分别设有暴露出部分所述的源区和体区、及暴露出部分所述漏区的通孔； 源极/发射极，覆盖于所述栅区域表面的隔离结构，并通过所述隔离结构的通孔与部分所述的源区和体区接触，以供所述的源区、体区实现电连接； 漏极，形成于所述漏区上，通过所述隔离结构的通孔与部分所述漏区接触，且所述的漏极与集电极通过引线连接在一起，形成实现电连接的漏极/集电极； 终端结构，形成于所述漂移区的顶部，且形成于所述体区与漏区之间，以降低表面电场，使电击穿的部位由表面移向所述体区之下，提高器件的耐高压特性。2.根据权利要求1所述的半导体功率器件，其特征在于:所述的漂移区与重掺杂第二导电类型区之间还设有缓冲区，即所述的缓冲区形成于重掺杂第二导电类型区上，且所述的漂移区形成于缓冲区上，其中，所述缓冲区为重掺杂第一导电类型。3.根据权利要求2所述的半导体功率器件，其特征在于:所述的缓冲区掺杂浓度低于源区掺杂...

【专利技术属性】
技术研发人员：黄勤，
申请(专利权)人：无锡维赛半导体有限公司，
类型：发明
国别省市：