具有平行电阻器的高压器件制造技术

本发明专利技术提供了一种高压半导体器件。该高压半导体器件包括具有栅极、源极和漏极的晶体管。源极和漏极形成在掺杂衬底中并且通过衬底的漂移区间隔开。栅极形成在漂移区上方以及位于源极和漏极的上方。晶体管被配置成处理至少几百伏的高电压条件。高压半导体器件包括形成在晶体管的源极和漏极之间的介电结构。介电结构突出进入衬底和突出到衬底之外。介电结构的不同部分具有不均匀的厚度。高压半导体器件包括形成在介电结构上方的电阻器。电阻器具有基本上均匀间隔开的多个绕组部分。本发明专利技术还提供了具有平行电阻器的高压器件。

High voltage device with parallel resistor

The present invention provides a high voltage semiconductor device. The high-voltage semiconductor device includes a transistor having a gate, a source, and a drain. The source and drain are formed in the doped substrate and spaced from the drift region of the substrate. The gate is formed above the drift region and above the source and drain. Transistors are configured to handle high voltage conditions of at least a few hundred volts. The high voltage semiconductor device includes a dielectric structure formed between the source and drain of the transistor. The dielectric structure protrudes into the substrate and protrudes out of the substrate. The different parts of the dielectric structure have an uneven thickness. A high voltage semiconductor device includes a resistor formed over the dielectric structure. A resistor has a plurality of winding portions that are substantially uniformly spaced. The present invention also provides a high voltage device with parallel resistors.

【技术实现步骤摘要】
具有平行电阻器的高压器件
本专利技术一般地涉及半导体
，更具体地来说，涉及半导体器件及其制造方法。
技术介绍
半导体集成电路(IC)产业已经历了快速增长。IC设计和原材料中的技术进步已经生产了 IC时代，其中，每个时代都具有比前一代更小并且更复杂的电路。然而，这些进步已经增加了加工和制造IC的复杂性，对于要实现的这些进步，在IC加工和制造中需要类似的发展。在IC发展的过程中，在几何尺寸(即，可以使用制造工艺生成的最小部件)降低的同时，功能密度(即，单位芯片面积上的互连器件的数目)通常增加。这些IC包括高压半导体器件。随着几何尺寸不断减小，现有的高压半导体器件实现某些性能标准已经变得越来越困难。作为实例，击穿电压可以成为对传统高压半导体器件的性能限制。在传统高压半导体器件中，通过降低漂移区掺杂改善击穿电压可以导致器件的导通状态电阻的不期望的增大。因此，尽管现有的高压半导体器件通常已经满足了其期望目的，但是现有的高压半导体器件不能在每个方面完全令人满意。
技术实现思路
根据本专利技术的一方面，提供了一种半导体器件，包括:衬底；源极和漏极，设置在所述衬底中；漂移区，设置在所述衬底中以及所述源极和所述漏极之间，其中所述漂移区包括具有不同导电类型的多个掺杂部分；介电部件，设置在所述衬底的表面上以及所述源极和所述漏极之间；电阻器，设置在所述介电部件上方；以及栅极，设置在所述介电部件上方以及所述电阻器与所述源极和所述漏极中的一个之间。在该半导体器件中，所述电阻器电浮置。在该半导体器件中，所述源极、所述漏极以及所述栅极为晶体管的部件，并且所述电阻器与所述晶体管并联电连接。在该半导体器件中:所述电阻器具有第一端部和与所述第一端部相对的第二端部；所述电阻器的所述第一端部与所述漏极电连接；并且所述电阻器的所述第二端部与所述源极和所述衬底中的一个电连接。在该半导体器件中，所述电阻器包含多晶硅并且包括多个绕组部分。在该半导体器件中，所述多个绕组部分具有基本一致的宽度并且基本上均匀间隔开。[0011 ] 在该半导体器件中，所述介电部件包括突出到所述衬底外的场氧化物。在该半导体器件中，所述漂移区中的所述多个掺杂部分包括设置在两个N掺杂部分之间的P掺杂部分。根据本专利技术的另一方面，提供了一种半导体器件，包括:晶体管，具有栅极、源极和漏极，其中:所述源极和所述漏极形成在掺杂衬底中并且通过所述衬底的漂移区间隔开，其中，所述漂移区包含P掺杂部分和N掺杂部分；所述栅极形成在所述漂移区上方以及所述源极和所述漏极之间；以及所述晶体管被配置成处理至少几百伏的高压条件；介电结构，形成在所述晶体管的所述源极和所述漏极之间，所述介电结构突出到所述衬底中且突出到所述衬底外，其中，所述介电结构的不同部分具有不均匀的厚度；以及电阻器，形成在所述介电结构上方，所述电阻器具有基本上均匀间隔开的多个绕组部分。在该半导体器件中，所述半导体器件包括指型布局、线型布局、圆型布局以及方型布局。在该半导体器件中:所述P掺杂部分包括与所述源极电连接并且在所述介电结构下方横向突出的P体延伸件；以及所述N掺杂部分包括位于所述介电结构和所述P体延伸件之间的η阱。在该半导体器件中，所述电阻器电浮置。在该半导体器件中，所述电阻器与所述晶体管并联电连接。在该半导体器件中，所述电阻器与下列部件组中的一组并联电连接:所述漏极和所述源极；以及所述漏极和所述衬底。在该半导体器件中，所述电阻器的绕组部分具有基本均匀的横向尺寸。在该半导体器件中:所述电阻器包含多晶硅；并且所述介电结构包括场氧化物。根据本专利技术的又一方面，提供了一种制造高压半导体器件的方法，包括:在衬底中形成漂移区，其中，所述漂移区包括具有不同导电类型的掺杂区；在所述漂移区上方形成介电隔离结构；在所述介电隔离结构上方形成晶体管的栅极；在所述介电隔离结构上方形成电阻器件，其中，所述电阻器件包括多个绕组部分；以及在所述衬底中形成源极和漏极，其中，所述源极和所述漏极通过漂移区和所述介电隔离结构间隔开，并且所述电阻器件和所述栅极设置在所述源极和所述漏极之间。该方法进一步包括:以所述电阻器件与所述晶体管并联电连接或者电浮置的方式在所述衬底上方形成互连结构。在该方法中，所述电阻器件的所述多个绕组部分具有基本一致的尺寸和间距。在该方法中，所述介电隔离结构包括突出到所述衬底表面外的局部硅氧化件(LOCOS)。【附图说明】当结合附图进行阅读时，通过以下详细的描述可以更好地理解本专利技术。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。图1是根据本专利技术的各个方面示出制造高压半导体器件的方法的流程图；图2至图9是根据本专利技术的各个方面的高压半导体器件的各种实施例的示意性部分截面图；图10至图13是根据本专利技术的各个方面的高压半导体器件的各种实施例的简化俯视图。【具体实施方式】应该理解，以下专利技术提供了用于实现本专利技术的不同特征的多种不同实施例或实例。以下将描述组件和布置的特定实例以简化本专利技术。当然，这些仅是实例并且不旨在进行限定。另外，在以下描述中的在第二部件上方或上形成第一部件可以包括以直接接触的方式形成第一部件和第二部件的实施例，也可以包括可以以介于第一部件和第二部件之间的方式形成额外部件使得第一部件和第二部件不直接接触的实施例。为了简单和清楚，可以按照不同的比例任意绘制各个部件。图1中示出的是根据本专利技术的各个方面制造高压半导体器件的方法10的流程图。方法10包括框12，其中，在衬底中形成漂移区。漂移区包括具有不同导电类型的掺杂区。方法10包括框14，其中，在漂移区上方形成介电隔离结构。在一些实施例中，介电隔离结构包括突出衬底的表面的局部硅氧化(LOCOS)。方法10包括框16，其中，在介电隔离结构的部分上方形成晶体管的栅极。方法10包括框18，其中，在介电隔离结构上方形成电阻器件。电阻器件包括多个绕组部分。在一些实施例中，绕组部分具有基本一致的尺寸和间距。方法10包括框20，其中，在衬底中形成源极和漏极。源极和漏极通过漂移区和介电隔离区间隔开。电阻器件和栅极设置在源极和漏极之间。应该理解可以实施额外的步骤以完成高压半导体器件的制造。例如，方法可以包括在衬底上方形成互连结构的步骤。互连结构或者将电阻器件并联电连接至晶体管，或者保持电阻器电浮置。图2示出了根据本专利技术的实施例的高压半导体器件20A的示意性部分截面图。应该理解，简化图2以更好理解本专利技术的创造性概念。参照图2，高压半导体器件20A包括衬底30的部分。衬底30掺杂有诸如硼的P-型掺杂剂。在另一个实施例中，衬底30掺杂有诸如磷或砷的N-型掺杂剂。衬底30还包括:其他合适的元素半导体材料，例如，金刚石或者锗；合适的化合物半导体，例如，碳化硅、砷化铟或者磷化铟；或者合适的合金半导体，例如，碳化娃锗、砷磷化镓或者磷化铟镓。通过本领域已知的离子注入工艺在衬底30的一部分中形成隐埋阱35。隐埋阱35形成以具有与衬底30相反的导电类型。在所示的实施例中，由于本文中衬底30为P型衬底，所以隐埋阱35为N型掺杂。在另一个实施例中，衬底30是N型衬底，隐埋阱35是P型掺杂。可以通过注入工艺形成具有大约I X IO12原子/平方厘米至大本文档来自技高网...

【技术保护点】
一种半导体器件，包括：衬底；源极和漏极，设置在所述衬底中；漂移区，设置在所述衬底中以及所述源极和所述漏极之间，其中所述漂移区包括具有不同导电类型的多个掺杂部分；介电部件，设置在所述衬底的表面上以及所述源极和所述漏极之间；电阻器，设置在所述介电部件上方；以及栅极，设置在所述介电部件上方以及所述电阻器与所述源极和所述漏极中的一个之间。

【技术特征摘要】
2012.07.17 US 13/551,2621.一种半导体器件，包括: 衬底； 源极和漏极，设置在所述衬底中； 漂移区，设置在所述衬底中以及所述源极和所述漏极之间，其中所述漂移区包括具有不同导电类型的多个掺杂部分； 介电部件，设置在所述衬底的表面上以及所述源极和所述漏极之间； 电阻器，设置在所述介电部件上方；以及 栅极，设置在所述介电部件上方以及所述电阻器与所述源极和所述漏极中的一个之间。2.根据权利要求1所述的半导体器件，其中，所述电阻器电浮置。3.根据权利要求1所述的半导体器件，其中，所述源极、所述漏极以及所述栅极为晶体管的部件，并且所述电阻器与所述晶体管并联电连接。4.根据权利要求3所述的半导体器件，其中: 所述电阻器具有第一端部和与所述第一端部相对的第二端部； 所述电阻器的所述第一端部与所述漏极电连接；并且 所述电阻器的所述第二端部与所述源极和所述衬底中的一个电连接。5.根据权利要求1所述的半导体器件，其中，所述电阻器包含多晶硅并且包括多个绕组部分。6.根据权利要求5所述的半导体器件，其中，所述多个绕组部分具有基本一致的宽度并且基本上均匀间隔开。7.根据权利要求1所述的半导体器件，其中，所述介电部...

【专利技术属性】
技术研发人员：苏如意，杨富智，蔡俊琳，霍克孝，叶人豪，许竣为，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：