The invention discloses a PNPN type ESD protection device and ESD protection circuit protection device includes a P type substrate, P substrate with N type buried layer, N type buried layer on the note of the deep N trap, trap depth of N is injected in the first N+, the first P+ District, N+ District second and low voltage P well, well filled with low pressure P N drift region and second P+ zone, N drift region is injected in the third N+ region; P type substrate, deep N trap and P trap on the low voltage are covered with oxide isolation layer; second N+ area across the low-voltage P trap left on the boundary, the positive breakdown voltage higher and higher breakdown voltage. The protection circuit comprises at least two ESD protection devices which are connected to the protected chip port and the ground terminal, and can realize the bidirectional ESD protection circuit of the protected interface to the ground terminal.
【技术实现步骤摘要】
—种PNPN型ESD保护器件及ESD保护电路
本专利技术涉及集成电路静电放电(ESD - Electrostatic Discharge)保护领域,尤其涉及一种PNPN型ESD保护器件及ESD保护电路。
技术介绍
静电放电(ESD)现象广泛存在于自然界中,它也是引起集成电路产品失效的重要原因之一。集成电路产品在其生产制造及装配过程中很容易受到静电放电的影响,造成产品的可靠性降低,甚至损坏。因此,研究可靠性高和静电防护性能强的静电放电防护器件和防护电路对提高集成电路的成品率和可靠性具有不可忽视的作用。根据静电放电产生的原因及其对集成电路放电方式的不同,静电放电通常分为以下四种模式=HBM (人体放电模式),MM (机器放电模式),CDM (组件充电放电模式),FIM (电场感应模式)。其中,HBM和MM模式是最常见的也是工业界最为关心的两种静电放电模式。当集成电路发生静电放电现象时,大量电荷瞬间流入芯片的引脚,这些电荷产生的电流通常可达几个安培大小,在该引脚处产生的电压高达几伏甚至几十伏。较大的电流和较高的电压会造成芯片内部电路的损坏和器件的击穿,从而导致电路功能的失效。因此,为了防止芯片遭受到ESD的损伤,就需要对芯片的每个引脚都要进行有效的ESD防护。通常,ESD保护器件的设计需要考虑两个方面的问题:一是ESD保护器件要能够泄放大电流;二是ESD保护器件要能在芯片受到ESD冲击时将芯片引脚端电压箝制在安全的低电压水平。通常用作ESD保护的器件主要有二极管、GGNMOS (栅接地的NMOS)、可控硅(SCR)等。但是,在某些特殊电路和特殊应用中,需 ...
【技术保护点】
一种PNPN型ESD保护器件,其特征在于,包括P型衬底(116),所述P型衬底(116)内设有N型埋层(102),N型埋层(102)上注有深N阱(101),所述深N阱(101)内注有第一N+区(104)、第一P+区(105)、第二N+区(106)和低压P阱(103),所述低压P阱(103)内注有N型漂移区(109)和第二P+区(108),所述N型漂移区(109)内注有第三N+区(107),其中:所述P型衬底(116)、深N阱(101)和低压P阱(103)上均覆盖有氧化隔离层(112);所述第二N+区(106)横跨在所述深N阱(101)内低压P阱(103)的左边边界上。
【技术特征摘要】
1.一种PNPN型ESD保护器件,其特征在于,包括P型衬底(116),所述P型衬底(116)内设有N型埋层(102),N型埋层(102)上注有深N阱(101),所述深N阱(101)内注有第一N+区(104)、第一 P+区(105)、第二 N+区(106)和低压P阱(103),所述低压P阱(103)内注有N型漂移区(109)和第二 P+区(108),所述N型漂移区(109)内注有第三N+区(107),其中: 所述P型衬底(116)、深N阱(101)和低压P阱(103)上均覆盖有氧化隔离层(112); 所述第二 N+区(106)横跨在所述深N阱(101)内低压P阱(103)的左边边界上。2.根据权利要求1所述的PNPN型ESD保护器件,其特征在于,所述第一P+区(105)引出...
【专利技术属性】
技术研发人员:陶园林,
申请(专利权)人:上海贝岭股份有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。