双极功率半导体器件(1)在发射极侧(12)上提供有发射极电极(11)并在集电极侧(16)上提供有集电极电极(15)。该器件具有沟槽栅极电极(2)以及具有如下顺序的不同导电类型的多个层的结构：至少一个n掺杂源极区(3)、围绕至少一个源极区(3)的p掺杂基极层(4)、n掺杂增强层(5)、p掺杂附加阱层(62)、附加n掺杂增强层(52)、附加p掺杂阱层(62)、n掺杂漂移层(7)和p掺杂集电极层(8)。沟槽栅极电极(2)具有栅极底部(211)，其定位成比附加增强层底部(531)更靠近集电极侧(16)。
【技术实现步骤摘要】
本专利技术涉及功率电子器件领域，并且更具体地说，涉及根据权利要求1前序的功率半导体器件。
技术介绍
在文档〃 A dual gate emitter switched thyristor(DTG-EST)with dual trench gate electrode and different gate oxide thickness “(由 D.Kim 等人所著， Microelectronic Engineering 70 (2003), 50-57)中描述了具有沟槽栅极结构的现有技术发射极开关晶闸管(EST)。这种EST是双极功率半导体器件1'，其具有在晶圆的发射极侧 12上的发射极电极11以及在晶圆的集电极侧16上的集电极电极15，该集电极侧16位于发射极侧12对面。EST包括发射极侧12上的η掺杂源极区3和ρ掺杂基极层。沟槽栅极电极2布置在与基极层4相同的平面中，并且它通过绝缘层25与源极区3和基极层4电绝缘。η掺杂增强层5、ρ掺杂阱层6和漂移层7相继布置在基极层4上。ρ掺杂集电极层8 朝集电极侧16布置在漂移层7上并接触集电极电极15。这些层布置在平行于发射极侧12的平面中，并且每层包括底部，底部是该层延伸到的、距发射极侧12的最大距离。ρ掺杂阱层6包括阱层底部611，其比栅极底部211更靠近发射极侧12。η掺杂增强层5是浮动的，而基极层4和阱层6连接在第三维中并由此短路 (shorted)0EST在增强层5、阱层6和漂移层7之间具有导通M0SFET。在源极区3、基极层4 和浮动增强层5之间形成截止M0SFET。图1所示的沟槽EST设计基于在MOS原胞引入η型增强层5以允许晶闸管以最低可能开态电压降操作；在这种情况下，增强层充当掺杂高达以及超过IO18CnT3的浮动η型发射极层。增强层的较弱掺杂使沟槽EST操作在其IGBT模式，其特征为开态电压增大并且逐渐出现集电极电流饱和。在这种设计情况下，增强层用于改进载流子扩散并增大PIN效应。 为了在高达高集电极-发射极电压和大安全操作区域(SOA)的沟槽EST中获得电流饱和， 增强层的掺杂必须限于靠近IO16CnT3的水平。这在与采用η型增强层的现有技术沟槽绝缘栅双极晶体管(IGBT)的可比的水平限制了沟槽EST性能。在沟槽IGBT中，增强层5在结附近引入峰值电场，由此限制器件的雪崩能力。
技术实现思路
本专利技术的目的是提供双极功率半导体器件，其相对于开态电压与集电极电流饱和 (也称为短路能力)之间的折衷克服了沟槽EST和沟槽IGBT的局限。换句话说，目的是提供一种同时具有低开态电压和电流饱和的器件。这个目的通过根据权利要求1的功率双极半导体器件实现。本专利技术的双极功率半导体器件包括发射极侧上的发射极电极和栅极电极以及集4电极侧上的集电极电极，所述集电极侧位于所述发射极侧对面。所述器件具有带有不同导电类型的多个层的结构。沟槽栅极电极和所述层布置在平行于发射极侧的平面中，每个包括底部，底部布置在所述层延伸到的、距发射极侧的最大距离。所述器件包括如下层-第一导电类型的至少一个源极区，其布置在所述发射极侧上并且其接触所述发射极电极，-第二导电类型的基极层，其布置在所述发射极侧上，围绕至少一个源极区并且接触所述发射极电极和至少一个源极区，-第二导电类型的集电极层，其布置在所述集电极侧上并且其接触所述集电极电极，-第一导电类型的漂移层，其布置在所述基极层与所述集电极层之间，-沟槽栅极电极，其布置在与基极层相同的平面中，并且包括栅极底部，该沟槽栅极电极通过绝缘层与源极区、基极层和漂移层电绝缘，-第一导电类型的增强层和第二导电类型的阱层，它们布置在所述基极层与所述漂移层之间，其中所述增强层是浮动层，其朝所述集电极侧毗连所述基极层，其中所述阱层朝所述集电极侧毗连所述增强层，-附加阱层，其朝发射极侧毗连所述漂移层，-附加增强层，其朝所述发射极侧毗连所述附加阱层并且其包括附加增强层底部， 以及-其中栅极底部定位成比附加增强层底部更靠近所述集电极侧。两个相邻垂直沟槽壁之间的半导体的主要部分填充有交替掺杂层的水平布置的堆叠。这个堆叠可视为水平超结(SJ)系统，而本专利技术器件中的其功能性偏离常规SJ功率器件的操作。注意，主电流流动相对于多个PN结的方位是垂直的。根据SJ漂移层的原理， 第一和第二导电类型(所有阱和增强)的交替层的掺杂可增大到IO17CnT3级别以上，没有引起过早击穿的危险。沿沟槽电极的垂直沟道，这是特别重要的，其中在器件操作期间重复形成MOS耗尽层。根据(或接近)SJ设计规则(交替掺杂层上的电荷平衡)设计水平层堆叠允许将MOS沟道夹断从基极层4耦合到阱层与漂移层之间的结处的耗尽。这种设计特征允许集电极电流饱和高达非常高的集电极-发射极电压。另一方面，在开态的正栅极偏压使水平层堆叠处于低阻态，在这些层之间增加低欧姆电阻(用高层掺杂实现)和低级别双极交互(等离子、过多的基极电荷)(与在导电晶闸管中的原理相同，然而超过常见的四层限制)。总之，本专利技术器件的主要特征允许以双极等离子的最小激励和最小电压降在两个沟槽之间的台面区中的非常均勻同质(homogeneous)的电流分布。具有附加增强和阱层的本专利技术器件以与现有技术IGBT相同的几何性质和相同的技术(例如缓冲层)示出有利的开态电压，相比具有大约1. 9V的现有技术器件其小于IV，即改进了大约50%。阱层以及最靠近器件集电极层的附加阱层可有利地用于将水平SJ层堆叠转换成垂直SJ漂移层。用这个选项，本专利技术器件的截止损耗最高可减小到1/3。MOS原胞中以堆叠的增强层和阱层形式的水平堆叠的超结层回避该结附近的峰值电场。通过重复引入附加增强层和附加阱，可增强每层的掺杂浓度，使得增强欧姆导电率， 以及由此更好的载流子扩散性质优于沟槽IGBT ρ基极层下面的常规η型增强层的可能性。 由此，减小了开态损耗。通过具有高掺杂浓度的附加增强层，等离子扩散(实现多等离子扩散)。甚至在器件的源极区和基极层部分，并且甚至这些层形成为台面结构，电流主要在与发射极侧垂直的方向上(即在一维方向上)流动。此外，器件可包括一组或多组另外附加增强层和另外附加阱层，它们堆叠在阱层与附加增强层之间。这些层还增强上面提到的效应。本专利技术MOS原胞的总导电率是欧姆和双极导电的混合，其中由欧姆部分贡献非常高的份额；这允许由于发射极侧双极载流子调制量低引起的快速动态。附加增强层和附加阱层的特征可与超结结构组合，其中附加阱层包括附加阱层底部，其布置成比栅极底部更靠近集电极侧。通过使附加阱层底部靠近栅极底部或甚至比栅极底部更靠近集电极侧，减小乃至避免了沟槽拐角处的高峰值电场，由此进一步减小器件的开关损耗。堆叠的增强和阱层的布局导致顶部PN结处的耗尽与η漂移层(垂直超结基极) 耗尽耦合；器件由此可设计成提供电流饱和以及短路能力。附图说明将在下文参考附图更详细说明本专利技术的主题，其中图1示出了现有技术沟槽发射极开关晶闸管；图2示出本专利技术双极器件的第一实施例；图3示出具有一组另外附加增强层和另外附加阱层的本专利技术双极器件的另外实施例；图4示出具有两组另外附加增强层和另外附加阱层的本专利技术双极器件的另外实施例；图5示出具有多组另外附加增强层和另外附加阱层的本专利技术双极器件的另外实施例本文档来自技高网...
【技术保护点】
１．双极功率半导体器件（１），所述双极功率半导体器件具有布置在发射极侧（１２）上的发射极电极（１１）以及布置在集电极侧（１６）上的集电极电极（１５），所述集电极侧（１６）位于所述发射极侧（１２）对面，所述器件具有沟槽栅极电极（２）以及带有不同导电类型的多个层的结构，所述沟槽栅极电极（２）和层布置在与所述发射极侧（１２）平行的平面中，每个都包括底部，所述底部布置在所述栅极电极（２）或所述层延伸到的、距所述发射极侧（１２）的最大距离中，所述双极功率半导体器件包括：－第一导电类型的至少一个源极区（３），其布置在所述发射极侧（１２）上并且其接触所述发射极电极（１１），－第二导电类型的基极层（４），其布置在所述发射极侧（１２）上，围绕所述至少一个源极区（３）并且接触所述发射极电极（１１）和所述至少一个源极区（３），－所述第二导电类型的集电极层（８），其布置在所述集电极侧（１６）上并且其接触所述集电极电极（１５），－所述第一导电类型的漂移层（７），其布置在所述基极层（４）与所述集电极层（８）之间，－所述沟槽栅极电极（２），其布置在与所述基极层（４）相同的平面中，所述沟槽栅极电极（２）通过绝缘层（２５）与所述源极区（３）、所述基极层（４）和所述漂移层（７）电绝缘，并且所述沟槽栅极电极（２）包括栅极底部（２１１），－所述第一导电类型的增强层（５）和所述第二导电类型的阱层（６），它们布置在所述基极层（４）与所述漂移层（７）之间，其中所述增强层（５）朝所述集电极侧（１６）毗连所述基极层（４），并且其中所述阱层（６）朝所述集电极侧（１６）毗连所述增强层（５），其特征在于：所述器件（１）还包括：－所述第二导电类型的附加阱层（６２），其朝所述发射极侧（１２）毗连所述漂移层（７），以及－所述第一导电类型的附加增强层（５２），其朝所述发射极侧（１２）毗连所述附加阱层（６２）并且其延伸到附加增强层底部（５３１），并且在于：所述栅极底部（２１１）定位成比所述附加增强层底部（５３１）更靠近所述集电极侧（１６）。...
【技术特征摘要】
...
【专利技术属性】
技术研发人员：F·鲍尔，
申请(专利权)人：ABB研究有限公司，
类型：发明
国别省市：CH
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。