半导体元件及其制作方法技术

本发明专利技术公开一种半导体元件及其制作方法，该半导体元件包含一基底、一金氧半导体晶体管设于该基底中以及一浅沟隔离设于基底中并设于金氧半导体晶体管周围。其中该浅沟隔离是由一应力材料所构成。

【技术实现步骤摘要】
半导体元件及其制作方法
本专利技术涉及一种半导体元件，尤其是涉及一种具有应力浅沟隔离或应力接触插塞的半导体元件。
技术介绍
现有的金氧半导体(MetalOxideSemiconductor，MOS)晶体管通常包含有一基底、一源极区、一漏极区、一通道位于源极区和漏极区之间、以及一栅极位于通道的上方。其中，栅极包含一栅极介电层位于通道上、一栅极导电层位于栅极介电层上，以及一间隙壁位于栅极导电层的侧壁。一般而言，MOS晶体管在一固定的电场下，流经通道的驱动电流量会和通道中的载流子迁移率成正比。因此，如何在现有的制作工艺设备中，提升载流子迁移率以增加MOS晶体管的开关速度已成为目前半导体
中的一大课题。外延成长制作工艺，例如硅锗源/漏极制作工艺是利用在间隙壁形成之后，在邻接于各间隙壁的半导体基底中分别外延生成一锗化硅外延层。其利用锗化硅层的晶格常数与硅不同的特性，使硅外延在硅基底中产生结构上应变而形成应变硅。由于硅锗层的晶格常数(latticeconstant)比硅大，这使得硅的带结构(bandstructure)发生改变，而造成载流子移动性增加，因此可增加MOS晶体管的开关速度以提高本文档来自技高网...

【技术保护点】
一种半导体元件，包含：基底；晶体管设于该基底中；以及浅沟隔离，设于该基底中并设于该晶体管周围，该浅沟隔离是由一应力材料所构成。

【技术特征摘要】
1.一种半导体元件，包含：基底；晶体管设于该基底中；浅沟隔离，设于该基底中并设于该晶体管周围，该浅沟隔离是由一应力材料所构成；接触插塞，设置在源极/漏极上方，用以电连接源极/漏极；以及应力插塞，设于有源区上介电层中并设于整个该晶体管周围，该应力插塞由一应力材料所构成，且不电连接源极/漏极。2.如权利要求1所述的半导体元件，其中该应力材料选自由氮化硅、氮化硼、氧化硅、碳化硅以及碳氧化硅所构成的群组。3.如权利要求2所述的半导体元件，其中该氮化硅的应力是介于-3.5GPa至2.0GPa。4.如权利要求2所述的半导体元件，其中该氮化硼的应力是介于-1GPa至-2GPa。5.如权利要求1所述的半导体元件，其中该晶体管包含：栅极结构；间隙壁设于该栅极结构的侧壁；以及源极/漏极设于该栅极结构两侧的该基底中。6.如权利要求5所述的半导体元件，另包含一应力层设于该基底及该栅极结构表面。7.如权利要求5所述的半导体元件，其中该栅极结构为一金属栅极或一多晶硅栅极。8.一种半导体元件，包含：基底；晶体管，设于该基底中；介电层，设于该基底上并覆盖该晶体管；接触插塞，设置在源极/漏极上方，用以电连接源极/漏极；以及至少一应力插塞，设于有源区上该介电层中并设于整个该晶体管周围，且不电连接源极/漏极，该应力插塞由一应力材料所构成。9.如权利要求8所述的半导体元件，其中该应力材料选自由氮化硅、氮化硼、氧化硅、碳化硅以及碳氧化硅所构成的群组。10.如权利要求9所述的半导体元件，其中该氮化硅的应力是介于-3.5GPa至2.0GPa。11.如权利要求9所述的半导体元件，其中该氮化硼的应力是...

【专利技术属性】
技术研发人员：吴俊元，刘志建，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：