单片混合型半导体集成电路器件及其检查方法技术

本发明专利技术提供一种单片混合型半导体集成电路器件，在测试时可正确地测定混装在１个半导体芯片上，彼此功能不同的多个功能电路的每个特性。把彼此功能不同的功能电路，如处理器２、ＳＲＡＭ３、ＤＲＡＭ４、Ｆｌａｓｈ－ＥＥＰＲＯＭ５混装在半导体芯片１上，在这些功能电路内，利用设置在半导体芯片１内的分离区域１０、使半导体芯片１电位脉动的Ｆｌａｓｈ－ＥＥＰＲＯＭ５与其他功能电路分离，同时沿全周使分离区域１０与半导体芯片１侧面接触。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】
本本专利技术涉及一种单片混合型半导体集成电路器件，把彼此功能不同的多个功能电路混装在1个半导体芯片上。应用半导体器件的制品，尤其是在个人电脑、移动电话、游戏机等主要领域中，对于多功能、小型、低价等的要求高。多功能发展使系统变得复杂。这就需要各种功能的半导体器件。并且需增大存储器的容量。因此，为了作成系统，必要的单个半导体器件数量增加。在单个半导体器件中，特别是处理器，在单片上集成许多功能，同时要小型化。并且存储器也一样，增加集成在单片上的容量，依然要求小型化。然而，多功能化的发展是急速的，但现实是小型化进展却难以适应。于是近年来，出现了把彼此不同功能的半导体芯片装在1个组件上的多片模块，这促进了半导体制品的小型化发展。多片模块把合格的半导体芯片装在1个组件中。因此，与单个半导体器件比较，需要装配正品半导体芯片的装配工艺。在该装配工艺中，若连接不良，则只含正品半导体芯片也要变成次品，阻碍了成本的降低。从上述情况来看，多片模块不能说是根据低价要求而满足的技术。鉴于上述情况，近来逐渐进入对把彼此功能不同的多个功能电路混装在1个半导体芯片上的技术，即所谓硅片上设置系统技术的开发。硅片上设置系统的技术孕含着可全部满足多功能、小型、低价格等的要求。在硅片上设置系统的技术在目前如具有以下应解决的技术课题(1)在测试时正确地测定混装在1个半导体芯片上的彼此功能不同的多个功能电路的各个特性；(2)最大限度地发挥彼此功能不同的多个功能电路各特性，混装在1个半导体芯片上。本专利技术根据上述情况产生，所以其第1目的是提供一种单片混合型半导体集成电路器件，在检测时，能正确地测定混装在1个半导体芯片上，彼此功能不同的多个功能电路各特性。并且第2个同的是提供一种单片混合型半导体集成电路器件，最大限度地发挥彼此不同功能的多个功能电路的各特性。此外，第3个目的是提供一种单片混合型半导体集成电路器件，能正确测定混装在1个半导体芯片上，彼此功能不同的多个功能电路的每个特性。进而，第4个目的是提供一种半导体集成电路器件，其构成特点是，在一个晶片上，在多个半导体集成电路器件中即使同时作半导体集成电路器件的测试，也能使所述半导体集成电路器件之间的电气干扰，尤其是电源电压间干扰得到抑制，能以高精度测定半导体集成电路器件的各特性。还有，第5个目的提供一种半导体集成电路器件的检测装置，在一块晶片上，在多个半导体集成电路器件中即使同时作半导体集成电路器件的静态消耗电流测试，也能高精度地测定半导体集成电路器件各静态消耗电流特性。为了达到所述第1目的，在涉及权利要求1的专利技术中，一种单片混合型半导体集成电路器件，在1个半导体芯片上混装彼此功能不同的多个功能电路，其特征是，在所述多个功能电路内，由设置在所述半导体芯片内的分离区域，使所述半导体芯片的电位摆动的功能电路与其他功能电路彼此分离，同时，通过所述半导体芯片稳固使所述分离区域与所述半导体芯片侧面接触。并且在有关权利要求2的专利技术中，其特征是，使所述半导体芯片电位摆动的功能电路至少包括一个非易失性存储电路和一个模拟电路；其他功能电路至少包括数字电路、数字/模拟变换电路、静态型存储电路、动态型存储电路中一个。在权利要求3的专利技术中，其特征是，所述分离区域是第1导电型半导体村底，在所述每个功能电路，在所述半导体衬底中设置的第2导电型半导体区域中，分别形成所述功能电路。在权利要求4的专利技术中，其特征是，所述每个功能电路在所述半导体村底中设置的第2导电型半导体区域，形成提供负电压的第1导电型第2半导体区域，在所述第2半导体区域中，形成输入/输出电路，接口电路的任一个。根据象这样的权利要求1至4的本专利技术，尤其是利用分离区域使半导体芯片电位摆动的功能电路与其他功能电路彼此分离，以此，半导体芯片电位摆动的功能电路不对其他电路施加影响，因此可在测试时正确地测定混装在1个半导体芯片上的彼此功能不同的多个功能电路之各自特性。并且通过其四周使所述分离区域与半导体芯片的侧面接触，借此，即使同时测试多个芯片，使半导体芯片电位波动的功能电路也不影响到在其他芯片中所含的功能电路，因此，纵使同时测试多个芯片，也能分别测定彼此功能不同的多个功能电路的各特性。为了达到所述第2个目的，在权利要求5的专利技术中，一种单片型半导体集成电路器件，彼此功能不同的多个功能电路混装在1个半导体芯片上，其特征是，通过设置在所述半导体芯片内的分离区域，使所述多个各功能电路相互分离，同时，通过所述半导体芯片全周，使所述分离区域与所述半导体芯片侧面接触，所述多个功能电路的每个具有专用电源。在权利要求6的专利技术中，其特征是，所述多个功能电路至少包括非易失性存储电路、模拟电路、数字电路、数字/模拟变换电路、静态型存储电路、动态型存储电路中的2个。在权利要求7的专利技术中，其特征是所述分离区域是第1导电型半导体衬底，所述功能电路分别形成在每个所述功能电路设置在所述半导体衬底中的第2导电型半导体区域上。在权利要求8的专利技术中，其特征是，在每个所述功能电路设置在所述半导体村底中的第2导电型半导体区域上，形成提供负电位的第1导电型第2半导体区域，在所述第2半导体区域上，形成输入/输出电路、接口电路的任一个。根据象这样权利要求5至8的专利技术，尤其是分别在多个功能电路的每个备有专用电源，以此可向各功能电路的每个提供最大限度发挥其特性的电源电压。为了达到所述第3个所述目的，在权利要求9的专利技术中，一种将彼此功能不同的多个功能电路混装在1个半导体芯片上的单片混合型半导体集成电路装置的检测方法，其特征是，利用在所述半导体芯片内设置的分离区域使所述多个各功能电路彼此分离，同时，通过所述半导体芯片的全周，使所述分离区域与所述半导体芯片的侧面接触，向所述多个功能电路的每个提供专用电源，根据检查工序，使所述专用电源闭合/打开。权利要求10的专利技术中，其特征是所述多个功能电路至少包括非易失性存储电路、模拟电路、数字电路、数字/模拟变换电路、静态型存储电路、动态型存储电路中2个，从所述非易失性存储电路及所述动态型存储电路的任一个中指定故障行、故障列的检查工序中，使其他功能电路的电源打开。根据这样的权利要求9及10的专利技术，尤其根据检查工序，利用使所述专用电源闭合/打开，可正确地测定混装在1个半导体芯片上的相互功能不同的多个功能电路的各特性。为达到上述第4个目的，在权利要求11的专利技术中，其特征是，备有以下部分至少1个以上第2型的第1半导体区域，形成在所述半导体主体内；和第1导电半导体主体；和第1导电型第2导体区域，利用形成在所述第2导电型第1半导体区域内形成的第1半导体区域，与所述半导体主体绝缘；和半导体集成电路部，由分别形成于第1和第2半导体区域的半导体器件构成；和主体偏置系统，与成为电位施加点的第1焊点电极连接用于提供偏置电位给所述半导体主体和电源系统，成为各电位施加点，包括与所述第1焊点(パツド)电极电极不同的第2、第3焊点电极分别连接的用于向所述半导体集成电路部提供工作电压的高电位电源及低电位电源；所述主体偏置系统与所述电源系统相互独立，并设置于芯片之内。权利要求12的专利技术中，其特征是，涉及权利要求11的专利技术，当测试所述半导体集成电路部时，所述主体偏置电位和所述工作电压，通过所述第1、2、3焊点电极，彼此独立本文档来自技高网...

【技术保护点】
一种单片混合型半导体集成电路器件，在１个半导体芯片上混装彼此功能不同的多个功能电路，其特征是，在所述多个功能电路内，由设置在所述半导体芯片内的分离区域，使所述半导体芯片的电位摆动的功能电路与其他功能电路彼此分离，同时，在所述半导体芯片侧面通过其整周使所述分离区域与所述半导体芯片侧面接触。

【技术特征摘要】
JP 1997-5-1 113900/97;JP 1996-5-30 136892/961.一种单片混合型半导体集成电路器件，在1个半导体芯片上混装彼此功能不同的多个功能电路，其特征是，在所述多个功能电路内，由设置在所述半导体芯片内的分离区域，使所述半导体芯片的电位摆动的功能电路与其他功能电路彼此分离，同时，在所述半导体芯片侧面通过其整周使所述分离区域与所述半导体芯片侧面接触。2.如权利要求1的单片混合型半导体集成电路器件，其特征是，使所述半导体芯片电位摆动的功能电路至少包括一个非易失性存储电路和一个模拟电路；其他功能电路至少包括数字电路、数字/模拟变换电路、静态型存储电路、动态型存储电路中一个。3.如权利要求2的单片混合型半导体集成电路器件，其特征是，所述分离区域是第1导电型半导体衬底，在所述每个功能电路，所述半导体衬底中设置的第2导电型半导体区域中分别形成所述功能电路。4.如权利要求3的单片混合型半导体集成电路器件，其特征是，所述每个功能电路在所述半导体村底中设置的第2导电型半导体区域，形成提供负电压的第1导电型第2半导体区域，在所述第2半导体区域上，形成输入/输出电路，接口电路的任一个。5.一种单片型半导体集成电路器件，彼此功能不同的多个功能电路混装在1个半导体芯片上，其特征是，通过设置在所述半导体芯片内的分离区域，使所述多个各功能电路相互分离，同时，通过所述半导体芯片侧面全周使所述分离区域与所述半导体芯片侧面接触，所述多个功能电路的每个具有专用电源。6.如权利要求5的单片混合型半导体集成电路器件，其特征是，所述多个功能电路至少包括非易失性存储电路、模拟电路、数字电路、数字/模拟变换电路、静态型存储电路、动态型存储电路中的2个。7.如权利要求6的单片混合型半导体集成电路器件，其特征是，所述分离区域是第1导电型半导体衬底，所述功能电路分别形成在每个所述功能电路设置在所述半导体村底中的第2导电型半导体区域上。8.如权利要求7的单片混合型半导体集成电路器件，其特征是，在每个所述功能电路设置在所述半导体衬底中的第2导电型半导体区域上，形成提供负电位的第1导电型第2半导体区域，在所述第2半导体区域上，形成输入/输出电路、接口电路的任一个。9.一种单片混合型半导体集成电路器件的检测方法，将彼此功能不同的多个功能电路混装在1个半导体芯片上，其特征是，利用在所述半导体芯片内设置的分离区域使所述多个各功能电路彼此分离，同时，通过所述半导体芯片侧面的全周使所述分离区域与所述半导体芯片的侧面接触，向所述多个功能电路的每个提供专用电源，根据检查工序，使所述专用电源闭合/断开。10.如权利要求9的一种单片混合型半导体集成电路器件的检测方法，其特征是，所述多个功能电路至少包括非易失性存储电路、模拟电路、数字电路、数字/模拟变换电路、静态型存储电路、动态型存储电路中2个，从所述非易失性存储电路及所述动态型存储电路的任一个中指定故障行、故障列的检查工序中，使其他功能电路的电源...

【专利技术属性】
技术研发人员：桃原朋美，
申请(专利权)人：东芝株式会社，
类型：发明
国别省市：JP[日本]