非门电路制造技术

本发明专利技术提供了一种非门电路结构，其包含：一输入端，其接收一输入信号，该输入信号具有高低两个电平，其中低电平大于０伏特；一Ｐ沟道金属氧化物晶体管，其栅极耦接至该输入端，而其源极耦接至一电压源；一第一Ｎ沟道金属氧化物晶体管，其漏极耦接至该Ｐ沟道金属氧化物晶体管的漏极以形成一输出端，而其源极耦接至接地点；以及一压降组件，耦接于该第一Ｎ沟道金属氧化物晶体管的栅极与该输入端之间，其提供该输入端至该第一Ｎ沟道金属氧化物晶体管的栅极间的一电压下降幅度，进而消除该第一Ｎ沟道金属氧化物晶体管于该输入信号在低电平时所产生的漏电流。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种非门电路结构，特别是涉及一种应用于制作在集成电路中的一种非门电路结构。但是，当所接收到的外来输入信号无法为理想状态时，例如所接收到的低电平信号为大于0伏特较多的0.75伏特及0.9伏特时，将导致N沟道金属_氧化物晶体管12被稍微开启而产生漏电流，以致于大幅增加了此非门电路的功率消耗。本专利技术的上述目的是这样实现的一种非门电路结构，其包含一输入端，其接收一输入信号，该输入信号具有高低两个电平，其中低电平大于0伏特；一P沟道金属_氧化物晶体管，其栅极耦接至该输入端，而其源极耦接至一电压源；一第一N沟道金属_氧化物晶体管，其漏极耦接至该P沟道金属_氧化物晶体管的漏极以形成一输出端，而其源极耦接至接地点；以及一压降组件，耦接于该第一N沟道金属_氧化物晶体管的栅极与该输入端之间，其提供该输入端至该第一N沟道金属_氧化物晶体管的栅极间的一电压下降幅度，进而消除该第一N沟道金属_氧化物晶体管于该输入信号在低电平时所产生的漏电流。根据上述构想，本专利技术所述的非门电路结构，其中该压降组件为一二极管，其阳极端耦接至该输入端，而其阴极与该第一N沟道金属_氧化物晶体管的栅极共同耦本文档来自技高网...

【技术保护点】
一种非门电路结构，其特征在于，包含： 一输入端，其接收一输入信号，该输入信号具有高低两个电平，其中低电平大于０伏特； 一Ｐ沟道金属＿氧化物晶体管，其栅极耦接至该输入端，而其源极则耦接至一电压源； 一第一Ｎ沟道金属＿氧化物晶体管，其漏极耦接至该Ｐ沟道金属＿氧化物晶体管的漏极以形成一输出端，而其源极耦接至接地点；以及 一压降组件，耦接于该第一Ｎ沟道金属＿氧化物晶体管的栅极与该输入端之间，其提供该输入端至该第一Ｎ沟道金属＿氧化物晶体管的栅极间的一电压下降幅度，进而消除该第一Ｎ沟道金属＿氧化物晶体管于该输入信号在低电平时所产生的漏电流。

【技术特征摘要】
1.一种非门电路结构，其特征在于，包含一输入端，其接收一输入信号，该输入信号具有高低两个电平，其中低电平大于0伏特；一P沟道金属_氧化物晶体管，其栅极耦接至该输入端，而其源极则耦接至一电压源；一第一N沟道金属_氧化物晶体管，其漏极耦接至该P沟道金属_氧化物晶体管的漏极以形成一输出端，而其源极耦接至接地点；以及一压降组件，耦接于该第一N沟道金属_氧化物晶体管的栅极与该输入端之间，其提供该输入端至该第一N沟道金属_氧化物晶体管的栅极间的一电压下降幅度，进而消除该第一N沟道金属_氧化物晶体管于该输入信号在低电平时所产生的漏电流。2.如权利要求1所述的非门电路结构，其特征在于，该压降组件为一二极管，其阳极端耦接至该输入端，而其阴极则与该第一N沟道金属_氧化物晶体管的栅极共同耦接至接地点。3.如权利要求2所述的非门电路结构，其特征在于，该二极管是由一栅极与漏极间短路的第二N沟道金属_氧化物晶体管所完成，其栅极与漏极共同耦接至该输入端，而其源极则与该第一N沟道金属_氧化物晶体管的栅极共同耦接至接地点。4.如权利要求3所述的非门电路结构，其特征在于，该第二N沟道金属_氧化物晶体管的源极与该第一N沟道金属_氧化物晶体管的栅极通过一第三N沟道金属_氧化物晶体管耦接至接地点，该第三N沟道金属_氧化物晶体管...

【专利技术属性】
技术研发人员：黄超圣，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]