高可靠性的槽式电容器型存储器单元制造技术

一种槽式电容器型半导体存储器，包括半导体衬底，该衬底带有槽和第一和第二杂质扩散源／漏区，埋置于槽中的电容器电极，在半导体衬底内且与电容器电极的下部相邻的衬底侧电容器电极和电容器绝缘层，在半导体衬底与电容器电极的上部之间形成埋置的绝缘层。埋置的绝缘层厚于电容器绝缘层。在第二杂质扩散源／漏区表面上的埋置的绝缘层较薄，或与电容器的电极直接接触。在第二杂质扩散源／漏区和电容器电极上形成硅化物层。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体存储器，特别涉及动态随机存取存储器(DRAM)的槽式电容器型存储器单元。由单个传输门(transfer gate)晶体管和单个电容器构成DRAM器件的存储器单元，以制备器件。由于这种结构适于高集成化的DRAM，因而它被广泛地使用。已开发出三维构形的电容器并将其用于这种存储器单元，以实现DRAM器件的高集成度化。DRAM器件存储器单元的三维构形的电容器可以为叠层结构或槽式结构中的任一种结构。尽管这些结构各有其优缺点，但从实现器件表面极好的平坦性的角度来看，槽式结构有其优势，因而可有效地用于包括逻辑电路和存储电路的硅上系统型(system-on-silicon type)半导体器件。已研究了用于槽式结构电容器的各种可能的结构选择。这些结构选择中的一种是这样实现的在用于电容器的硅衬底侧上形成单元板，在槽内形成电容器电极，以对由入射的α射线引起的和/或来自电路的噪声提供强的抵抗力。该电容器将被称为衬底板型槽式电容器。在由单个衬底板型槽式电容器和单个传输门晶体管构成的存储器单元中，要求传输门晶体管的杂质扩散源/漏区与电容器电极相互电连接。已提出各种技术来实现该电连接。在第一现有技术的衬底-板槽式电容器型存储器单元(参见JP-A-1-173714)中，外延生长选择性单晶硅层，以桥接在源/漏区和电容器电极上。结果，选择性硅层与源/漏区和电容器电极电连接。这将在下文中详细说明。在上述第一现有技术的存储器单元中，电容器绝缘层很薄，以便增加衬底板型槽式电容器的电容。结果，选择性硅层可桥接在源/漏区和电容器电极上。从而，在某一条件下，在器件中出现寄生MOS晶体管。结果，可通过寄生MOS晶体管流过漏电流。如果电容器绝缘层增加，那么可防止这种寄生MOS晶体管在器件中起作用。可是，在这种情况下，难以生长选择性硅层和在源/漏区和电容器电极之间实现可靠的电连接。在第二现有技术的衬底-板槽式电容器型存储器单元(参见JP-A-8-88331)中，在槽上部的侧壁上形成厚绝缘层，同时在槽下部的槽侧壁上形成电容器绝缘层。此外，在槽的外周边上形成抗反转层(沟道中止层)，用设置于厚绝缘层顶部上的连接电极电连接源/漏区和电容器电极。在上述第二现有技术的存储器单元中，利用光刻和腐蚀工艺方法形成连接电极的图形。可是，由于存储器单元是小尺寸的，在源/漏区和电容器电极之间的距离被减小，这使连接电极图形的形成变得困难。因此，只要使用连接电极，就难以减小存储器单元的尺寸。本专利技术的目的是提供可提高可靠性和减小器件尺寸的槽式电容器型存储器单元。本专利技术的另一个目的是提供制造上述存储器单元的方法。按照本专利技术，提供一种包括半导体衬底的槽式电容器型半导体存储器，该衬底带有槽和第一和第二杂质扩散源/漏区，埋置于所述槽中的电容器电极，在半导体衬底内且与电容器电极的下部相邻的衬底侧电容器电极和电容器绝缘层，在半导体衬底与电容器电极的上部之间形成埋置的绝缘层。埋置的绝缘层厚于电容器绝缘层。可是，在第二杂质扩散源/漏区表面上的埋置的绝缘层较薄，或与电容器电极直接接触。在第二杂质扩散源/漏区和电容器电极上形成硅化物层。由于埋置的绝缘层较厚，因而可抑制寄生MOS晶体管的产生。此外，由于源/漏区和电容器电极通过埋置的绝缘层的较薄部分相互接触，或者相互之间进行直接接触，因此，硅化物层可容易地桥接在源/漏区和电容器电极之间。根据下面参照附图所作的与现有技术的比较和描述，可更清楚地理解本专利技术。附图说明图1是展示第一现有技术的衬底-板槽式电容器型存储器单元的剖面图；图2是展示第二现有技术的衬底-板槽式电容器型存储器单元的剖面图；图3是展示本专利技术的衬底-板槽式电容器型存储器单元的实施例的剖面图；图4A至4L是用于说明制造图3的存储器单元的第一种方法的剖面图；图5A至5G是用于说明制造图3的存储器单元的第二种方法的剖面图；图6A至6F是用于说明制造图3的存储器单元的第三种方法的剖面图；图7A至7I是用于说明制造图3的存储器单元的第四种方法的剖面图；图8是展示图3的存储器单元的改型例的剖面图。在描述最佳实施例之前，将参照图1和2说明现有技术的衬底-板槽式电容器型存储器单元。在展示第一现有技术的衬底-板槽式电容器型存储器单元(参见JP-A-1-173714)的图1中，在P+型单晶硅衬底101上形成N型阱102。在N型阱102的表面上形成场氧化硅层103。在由场氧化硅层103包围的区域中形成传输门晶体管和衬底板型槽式电容器。然后，在单晶硅衬底101和N型阱102中形成槽104，在槽104的内壁上形成电容器绝缘层105。用掺有P型杂质的多晶硅层106填充槽104。这样，形成衬底板型槽式电容器。然后，在N型阱102的表面上形成栅绝缘层107，在栅绝缘层107上形成栅多晶硅层108。在栅多晶硅层108和栅绝缘层107的侧表面上形成侧壁间隔层109。接着，在N型层102中形成P+型杂质扩散源/漏区110和111，从而使栅多晶硅层108夹置在它们之间。这样便形成传输门晶体管。然后，用化学汽相淀积(CVD)法使用SiH2Cl2和HCl的混合气体外延生长选择性单晶硅层112，使其桥接在源/漏区111和掺有P型杂质的多晶硅层106上。结果，选择性硅层112与源/漏区111和掺有P型杂质的多晶硅层106电连接。应指出，选择性单晶硅层113和114也与选择性单晶硅层112同时生长。包括难熔金属的硅化物可以按与选择性硅层112、113和114自对准的方式形成，以减小其电阻。在图1的存储器单元中，形成于槽104上部的侧面上的电容器绝缘层104很薄，以增加衬底板型槽式电容器的电容。结果，选择性单晶硅层112可桥接于源/漏区108和掺有P型杂质的多晶硅层105上。这样，在某一条件下，在器件中可出现寄生MOS晶体管，其中电容器绝缘层105起栅绝缘层的作用，掺有P型杂质的多晶硅层105起栅极作用，而源/漏区111和单晶硅衬底101起源/漏区作用。因此，可通过寄生MOS晶体管流过漏电流。如果增加电容器绝缘层105，那么可防止这样的寄生MOS晶体管在器件中工作。可是，在这种情况下，难以生长选择性单晶硅层112和实现源/漏区111与掺有P型杂质的多晶硅层106之间的电连接。在展示第二现有技术的衬底-板槽式电容器型存储器单元(参见JP-A-8-88331)的图2中，在N-型单晶硅衬底201上形成P-型阱202。接着，在P型阱202的表面上形成场氧化硅层203，在由场氧化硅层203包围的区域中形成传输门晶体管和衬底板型槽式电容器。然后，在N-型单晶硅衬底201上和P-型阱202中形成槽204。此外，在槽204上部的侧壁上形成厚氧化硅层205。在未被氧化硅层205覆盖的区域中的槽内壁上形成电容器绝缘层206。在槽204中埋置电容器电极207。另外，在槽204下部的外周边上设置N+型杂质扩散层208，以起单元板电极的作用。在槽204的外周边上的N+型杂质扩散层208的顶部上形成P+型反型层(沟道中止层)209。这样，便形成衬底板型槽式电容器。然后，在P型阱202的表面上形成栅绝缘层210，在栅绝缘层210上形成栅极211。在栅极211的侧表面上形成侧壁间隔层212，然后在栅极211的顶部表面上形成保护绝缘层21本文档来自技高网...

【技术保护点】
一种半导体存储器，包括：第一导电型的半导体衬底（１），在所述半导体衬底内形成有槽（１４）；形成于所述半导体衬底内的第二导电型的第一和第二杂质扩散源／漏区（１２，１３），所述第二杂质扩散区与所述槽相邻；埋置于所述槽中的电容器电极（ ７）；所述第二导电型的衬底侧电容器电极（８），形成于所述半导体衬底内且与所述电容器电极的下部相邻；电容器绝缘层（６），形成于所述电容器电极与所述衬底侧电容器电极之间；形成于所述半导体衬底与所述电容器电极的上部之间的埋置的绝缘层（ ５），在所述半导体衬底上的所述埋置的绝缘层有第一厚度，该第一厚度大于所述电容器绝缘层的厚度，在所述第二杂质扩散源／漏区的表面上的所述埋置的绝缘层有第二厚度，该第二厚度小于所述第一厚度；和形成于所述第二杂质扩散源／漏区和所述电容器电极上的 硅化物层（１５）。

【技术特征摘要】
JP 1997-9-22 256990/971．一种半导体存储器，包括第一导电型的半导体衬底(1)，在所述半导体衬底内形成有槽(14)；形成于所述半导体衬底内的第二导电型的第一和第二杂质扩散源/漏区(12,13)，所述第二杂质扩散区与所述槽相邻；埋置于所述槽中的电容器电极(7)；所述第二导电型的衬底侧电容器电极(8)，形成于所述半导体衬底内且与所述电容器电极的下部相邻；电容器绝缘层(6)，形成于所述电容器电极与所述衬底侧电容器电极之间；形成于所述半导体衬底与所述电容器电极的上部之间的埋置的绝缘层(5)，在所述半导体衬底上的所述埋置的绝缘层有第一厚度，该第一厚度大于所述电容器绝缘层的厚度，在所述第二杂质扩散源/漏区的表面上的所述埋置的绝缘层有第二厚度，该第二厚度小于所述第一厚度；和形成于所述第二杂质扩散源/漏区和所述电容器电极上的硅化物层(15)。2．根据权利要求1所述的器件，其特征在于所述硅化物层由硅化钛构成。3．一种半导体存储器，包括第一导电型的半导体衬底(1)，在所述半导体衬底内形成有槽(14)；形成于所述半导体衬底内的第二导电型的第一和第二杂质扩散源/漏区(12,13)，所述第二杂质扩散区与所述槽相邻；埋置于所述槽中的电容器电极(7)；所述第二导电型的衬底侧电容器电极(8)，形成于所述半导体衬底内且与所述电容器电极的下部相邻；电容器绝缘层(6)，形成于所述电容器电极与所述衬底侧电容器电极之间；形成于所述半导体衬底与所述电容器电极的上部之间的埋置的绝缘层(5)，在所述半导体衬底上的所述埋置的绝缘层有第一厚度，该第一厚度大于所述电容器绝缘层的厚度，所述第二杂质扩散源/漏区直接与在所述埋置的绝缘层上的所述电容器电极接触；和形成于所述第二杂质扩散源/漏区和所述电容器电极上的硅化物层(15)。4．根据权利要求3所述的器件，其特征在于所述硅化物层由硅化钛构成。5．一种半导体存储器的制造方法，包括下列步骤在半导体衬底(1)上形成有开口的掩模绝缘层(21,22,23)；用所述掩模绝缘层作为掩模，在所述半导体衬底内钻出第一槽(24)；在所述第一槽的侧壁上形成侧壁抗氧化层(25)；用所述侧壁抗氧化层作为掩模，在所述半导体衬底内钻出第二槽(26)；用所述侧壁抗氧化层作为掩模，在所述半导体衬底上进行热氧化处理，以便在所述第二槽内形成埋置的氧化硅层(27)；用干腐蚀法去除所述埋置的氧化硅层的底部；用所述侧壁抗氧化层和所述埋置的氧化硅层作为掩模，在所述半导体衬底内钻出第三槽(4)；在所述第三槽内表面上的所述半导体衬底内形成衬底侧电容器电极(8)；在形成所述衬底侧电容器电极之后，去除所述侧壁抗氧化层；在去除所述侧壁抗氧化层之后，在所述衬底侧电容器电极上形成电容器绝缘层(6)；在形成所述电容器绝缘层之后，在所述第一、第二和第三槽中埋置电容器电极(7)；在所述半导体衬底内形成第一和第二源/漏区(12,13)，所述第二源/漏区通过所述埋置的氧化硅层与所述电容器电极接触；和在所述第二源/漏区和所述电容器电极上生长硅化物层(15)。6．根据权利要求5所述的方法，其特征在于，所述衬底侧电容器电极形成步骤包括用旋转倾斜离子注入法注入杂质离子的步骤。7．一种半导体存储器的制造方法，包括下列步骤在半导体衬底(1)上形成有开口的掩模绝缘层(21,22,23)；用所述掩模绝缘层作为掩模，在所述半导体衬底内...

【专利技术属性】
技术研发人员：东乡光洋，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]