电感元件的集成电路制造技术

本发明专利技术涉及一种集成电路，包括至少一个电感元件（４）和一个称为激活区的区域（５），所述区域包括电阻元件、电感元件和半导体元件，同时所述电感元件和激活区部分是重叠的。集成电路具有屏蔽装置（６），用于使激活区与电感元件形成的电磁场绝缘。本发明专利技术使在尺寸缩小的集成电路中实现具有高品质因数的电感元件成为可能并减小了电感元件和其他元件之间的电磁作用。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及集成电路，所述集成电路包括至少一个电感元件，一个称为激活区的区域，所述区域包括电阻元件、电容元件和半导体元件，同时电感元件和激活区部分是叠加的。这种集成电路的制造方法在美国专利5,370,766中有所提及。该方法的目的是减小集成电路的总表面。本专利技术与下述考虑有关电感元件和激活区的叠加可以导致电感元件和激活区元件之间出现互感和寄生耦合，这导致电感元件的品质因数严重劣化并降低了电路频率的精度。已经提出的使电感元件和激活区元件之间相互作用的问题最小化的解决方案包括将电感元件与其他元件隔离。这种集成则带来了结构庞大的问题。实际上，为了实现这种结构，电感元件可能需要电路总表面的四分之一。本专利技术的目的是通过提供一种集成电路尽量补救上述缺陷，在所述集成电路中，至少一电感元件和一激活区一起存在，其间电磁相互作用被减小，而没有严重增加集成电路的体积。本专利技术的另一目的是允许集成结构紧凑的集成电路，所述集成电路包括至少一个呈现高品质因数的电感元件。实际上，根据开头那段所述的集成电路，根据本专利技术其特征在于它包括使激活区与电感元件形成的电磁场隔离的屏蔽装置。在这种集成电路中本文档来自技高网...

【技术保护点】
一种集成电路，包括至少一个电感元件和一个称为激活区的区域，所述区域包括电阻元件、电感元件和半导体元件，同时电感元件和激活区部分是重叠的，所述集成电路的特征在于，它包括屏蔽装置，用于使激活区与电感元件形成的电磁场隔离。

【技术特征摘要】
FR 1998-12-29 98/165691.一种集成电路，包括至少一个电感元件和一个称为激活区的区域，所述区域包括电阻元件、电感元件和半导体元件，同时电感元件和激活区部分是重叠的，所述集成电路的特征在于，它包括屏蔽装置，用于使激活区与电感元件形成的电磁场隔离。2.根据权利要求1的集成电路，其特征在于，屏蔽装置放在电感元件和激活区之间并形成开路。3.根据权利要求1的集成电路，其特征在于，屏蔽装置包括一片低电阻材料板，所述板垂直于电感元件形成的磁场向量放置，由垂直于通过电感元件在板上感应的电流的交替的带和槽形成，所述带连接开式框架。4.根据权利要求3的集成电路，其特征在于，屏蔽装置还包括低电阻材料的通孔，所述通孔的壁完全包围电感元件，所述通孔具有至少一个在其整个高度上的槽。5.根据权利要求4的集成电路，其特征在于，板和通孔一起连接到有电势的参考端子。6.根据权利要求4的集成电路，其特征在于，集成电路主要由层叠加而成，每一层由低电阻材料形成，通孔壁由轨迹(track...

【专利技术属性】
技术研发人员：F诺维宁，S塞瑟拉鲁，
申请(专利权)人：皇家菲利浦电子有限公司，
类型：发明
国别省市：NL[荷兰]