电压转换电路制造技术

本发明专利技术的电压转换电路的特征在于，它通过用栅极绝缘膜厚度或阈值电压不同的、串联连接的２个Ｄ型晶体管，分担实行用以往１个Ｄ型晶体管实行的高电压的遮断和电源电压的传送功能，从而一边避免阈值电压边界下降，一边用最小的晶体管数量来构成。这样，就能够提供一种不必使用伴随布线图面积增加的Ｅ型晶体管，用以往１个Ｄ型晶体管不可能实现的低电压电源稳定地进行工作、缩小芯片面积、并且以低成本提供合格率和可靠性高的电压转换电路。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及电压转换电路(voltage switching circuit)，尤其涉及使用比NAND电池(NAND cell)、NOR电池(NOR cell)、DINOR电池(DINORcell)、AND电池(AND cell)等电源电压(power supply voltage)更高电压的非易失性半导体存储器(non-volatile semiconductor memory device)的电压转换电路。附图说明图1中表示的电压转换电路是由以下电路构成的，它们是由在节点(node)N1互相被连接的增强型(enhancement type)(以下叫做E型)的P沟道晶体管(p-channel transistor)QP1和N沟道晶体管(n-channeltransistor)QN1组成的第1电路，由被连接到输出侧的节点N2的高电压输出电路(high voltage output circuit)20组成的第2电路，由被连接到节点N1、N2之间的具有厚的栅极绝缘膜(gate dielectric)的耗尽型(depression type)(以下叫做D型)N沟道晶体管QD3组成的第3电路。此处，QD3的厚栅极绝缘膜用于耐从高电压输出电路20被输出到漏极(drain)侧的节点N2的高电压。在第1电路中，电源电压Vcc被供给E型P沟道晶体管QP1的源极(source)和基片之间的连接点，信号Sig1被输入到栅极，漏极(drain)被连接到节点N1。另外，E型N沟道晶体管QN1的源极接地(0V)，信号Sig2被输入到栅极，漏极被连接到节点N1。在第2电路中，信号Sig3被输入到高电压输出电路20，高电压VPP被输出到节点N2。此处高电压VPP例如作为非易失性半导体存储器的程序电压(program voltage)而使用。另外，在第3电路中，D型N沟道晶体管QD3的源极被连接到节点N1，信号Sig6被输入到栅极，漏极被连接到节点N2。由QD3组成的第3电路由于象后面所示那样与本专利技术的电压转换电路的主要部分关系密切，因此，特别用虚线框10表示。接着，说明有关图1中表示的电压转换电路的工作。在图1的电压转换电路中，信号Sig1、Sig2、Sig3、以及Sig6是假定VCC为高电平(Highlevel)，0V为低电平(Low level)的信号。另外Sig6也有将高于0V的任意电压#作为高电平的场合。在第1电路中，如果使信号Sig1、Sig2共同变为高电平，由于QP1截止(OFF)、QN1导通(ON)，那么，节点N1变为0V。如果将信号Sig1、Sig2共同变为低电平，由于QP1变为导通、QN1变为截止，因此，节点N1变为VCC。另外，若将信号Sig1变为高电平、将信号Sig2变为低电平，由于QP1截止、QN1截止，因此节点N1变成悬空(高阻抗)状态。这样，使用信号Sig1、Sig2就能将0V、电源电压VCC、以及高阻抗状态(high impedance state)输出到节点N1。在第2电路中，假定将输入到高电压电路20的信号Sig3变成高电平，那么高电压VPP被输出到节点N2，若将信号Sig3变成低电平，那么节点N2就变成高阻抗状态。另外，在第3电路中，若将信号Sig6变成高电平，那么，QD3就变成导通状态，节点N1、N2之间导通，若将信号Sig6变成低电平，那么，QD3变成截止状态，节点N1、N2之间被遮断(cutoff)。以上，若综合分别说明了有关第1、第2和第3电路的电压转换电路的工作，那么与信号Sig1、Sig2、Sig3以及Sig6的高电平、低电平相对应，就能够将以往的电压转换电路的输出电压表示如下。若将对应于[Sig1、Sig2、Sig3、Sig6]的各电平的电压依次写入后表示在左边，将电压转换电路的输出表示在右边，则，(a)[VCC、0V、0V、#]＝＞[没有输出电压(高阻抗状态)](b)[VCC、VCC、0V、#]＝＞[输出电压＝0V](c)＝＞[输出电压＝VCC](d)＝＞[输出电压＝VPP]此处，在(a)、(b)的场合，Sig6的信号电平#只要大于0V即可。图1中示出的电压转换电路的特征是，在施加高电压VPP的节点N2(输出节点)和只施加小于VCC的电压节点N1之间设置了D型晶体管QD3。这样，如果用1个晶体管实现在施加高电压VPP的节点N2和没有施加高电压的节点N1之间的遮断，那么，就能够缩小电路布线图的面积。在图2A、图2B中示出第3电路10的局部放大图。如前所述那样，为了输出电压转换电路所希望的电压，QD3必须满足图2A、图2B中用虚线箭头表示的特性。即，假定QD3的栅极电压为VG，源极电压为VS，漏极电压为VD，由于VG，VS，VD分别等于Sig6、节点N1、节点N2的电压，因此，如图2A所示那样，QD3在[VG、VS、VD]＝时，必须变成遮断状态，如图2B所示那样，在[VG、VS]＝[VCC、VCC]时，源极的电源电压必须传送到漏极。在没有满足图2A所示的QD3的特性的场合，由于经由QD3有高电压VPP的漏电流(leakage current)流过，因此，发生VPP的电平下降。另外，在没有满足图2B所示的特性的场合，由于QD3的传送功能(transferfunction)下降，因此产生电压转换电路的输出电压VCC的电平下降。通常在电源电压VCC高的场合，由于图2A的(VG-VS)的值(-VCC)变小，因此图2A的遮断特性(cutoff characteristics)的边界(margin)变大，并且能够增大D型晶体管QD3的阈值电压(负值)的绝对值。因此，能够保持充分的边界，并能实现图2B中示出的VCC传送状态(导通状态)。但是，为了随着电源电压VCC下降而满足图2A的遮断状态，QD3的阈值电压的绝对值必须变小，因此对于VCC传送状态就得逐渐减小必要的QD3的阈值电压边界。即，在图2A中，由于随着电源电压VCC降低，截止D型晶体管QD3的VG-VS的值(0V-VCC＝-VCC)接近0V，用于使第3电路10变为遮断状态的QD3的阈值电压必须接近0V，因此，对于VCC传送状态的边界将变小。近年来，随着半导体集成电路的低损耗功率化，进行电源电压的低电压化，从而会产生难以满足图2A、图2B所示的D型N沟道晶体管QD3的特性的问题。为此，如图3、图4所示那样，就会使用不用D型晶体管的、元件数量多的电路来代替图1所示的电压转换电路。图3中所示的电路是使用由代替D型N沟道晶体管QD3的E型N沟道晶体管QN2、以及由接收信号Sig6后将高电压输入到QN2的栅极的高电压生成电路25构成的第3电路10a的电压转换电路。若使用E型晶体管，就能够使阈值电压变为正，并避免了伴随着电源电压下降阈值电压边界变小的问题。另外，图4中所示的电路是使用由代替D型N沟道晶体管QD3的、在栅极接收信号Sig7的E型N沟道晶体管QN3以及在栅极接收Sig8、在基片上接收N阱电压控制电路30的输出的E型P沟道晶体管QP2组成的传输门(transfer gate)作为第3电路10b的电压转换电路。在图4所示的电路中也能够因使用E型晶体管而使阈值电压为正，并避免了伴随着电源电压下降阈值电压边界变小的问题。但是本文档来自技高网...

【技术保护点】
一种电压转换电路，其特征在于，它包括具有输出第１电压的能力的第１电路，具有输出第２电压的能力的第２电路，以及被连接在所述第１电路和所述第２电路之间、且由多个晶体管构成的第３电路，而所述多个晶体管包括电源驱动能力互不相同的、串联连接的第１和第２晶体管。

【技术特征摘要】
JP 2001-10-4 308693/2001;JP 2000-10-30 330973/20001.一种电压转换电路，其特征在于，它包括具有输出第1电压的能力的第1电路，具有输出第2电压的能力的第2电路，以及被连接在所述第1电路和所述第2电路之间、且由多个晶体管构成的第3电路，而所述多个晶体管包括电源驱动能力互不相同的、串联连接的第1和第2晶体管。2.根据权利要求1记载的电压转换电路，其特征在于所述第1和第2晶体管的栅极绝缘膜厚度互不相同。3.根据权利要求1记载的电压转换电路，其特征在于所述第1和第2晶体管是在相互不同的阱上形成。4.根据权利要求3记载的电压转换电路，其特征在于所述第1和第2晶体管的栅极绝缘膜的厚度互不相同。5.根据权利要求1记载的电压转换电路，其特征在于所述第1和第2晶体管的中的一方在半导体基片上形成，另一方在半导体基片和同极性的阱上形成。6.根据权利要求5记载的电压转换电路，其特征在于所述第1和第2晶体管的栅极绝缘膜厚度互不相同。7.根据权利要求1记载的电压转换电路，其特征在于所述第1和第2晶体管的阈值电压互不相同。8.根据权利要求1记载的电压转换电路，其特征在于向所述第1和第2晶体管沟道部分注入杂质的工序互不相同。9.根据权利要求1记载的电压转换电路，其特征在于向所述第1和第2晶体管的沟道注入杂质的工序相同。10.根据权利要求9记载的电压转换电路，其特征在于所述第1和第2晶体管的栅极绝缘膜的厚度互不相同。11.根据权利要求1记载的电压转换电路，其特征在于所述第1和第2晶体管是相同极性。12.根据权利要求11记载的电压转换电路，其特征在于所述第1、第第2晶体管的栅极绝缘膜的厚度互不相同。13.根据权利要求11记载的...

【专利技术属性】
技术研发人员：中村宽，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]