非易失性半导体存储装置及其制造方法制造方法及图纸

非易失性半导体存储装置，在填埋ＳＴＩ槽之前，比存储单元部分更大地形成周边电路部分的元件区上端部的鸟嘴氧化膜。具体地讲，在加入鸟嘴的氧化工艺之前，首先形成周边电路部分的ＳＴＩ槽，预先较大地形成周边电路元件区端部的鸟嘴。或者在周边电路部分的ＳＴＩ侧壁上形成氮氧化膜，防止氧化膜腐蚀时的侧壁绝缘膜的膜减少。防止形成非易失性存储器周边电路部分中的寄生晶体管，抑制了待机时的消耗电流。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及在同一个芯片上集成具有控制栅极和浮置栅极的叠层栅极型存储单元及其周边电路的，特别涉及与浮置栅极用多晶硅层自匹配地形成槽元件分离，而且抑制在周边电路部分的晶体管中发生弯折效应的。在同一个芯片上集成了具有控制栅极和浮置栅极的叠层栅极型存储单元以及驱动该存储单元的周边电路的非易失性半导体存储装置已为人们熟知。一般在这样的半导体存储装置中，与浮置栅极用多晶硅膜层自匹配地形成槽元件分离(浅槽隔离STI)，对于周边电路的晶体管，在除去该浮置栅极用的多晶硅以后，进行再次栅极氧化以及电极形成。在去除该浮置栅极用多晶硅时，露出周边电路元件区的端部，然后在其元件区域上形成的栅极电极有时落入并形成到元件区的上部侧面。如果发生了这样的栅极电极的落入，则在元件区侧面部分形成寄生晶体管，在MOSFET的漏极电压电流特性曲线中，将发生重叠了起因于该寄生晶体管的低阈值的特性曲线的所谓弯折效应。如果发生了该弯折效应，则将导致存储器待机时电流增大等的问题。为了防止这样的弯折效应，需要预先在元件区与多晶硅层之间形成大量的鸟嘴。特别是，如果从浮置栅极在硅衬底上进行抽出电子的动作，则在形状变化了的部分将发生电场集中，带来各个单元的清除速度的分散。该清除速度的分散导致清除Vth分布幅度扩大，在NOR型闪速存储器中引起过清除的问题。然而，在存储单元中如果仅进行没有成为鸟嘴程度的氧化，则在周边电路部分中栅极电极落入到STI中将发生弯折效应。这样，伴随周边电路的亚阈值漏泄的增大，将增加半导体存储装置待机时的消耗电流。参照图24A～24B至图26A～26C详细地说明以上的问题。在硅衬底101上形成了隧道氧化膜102以后，淀积构成浮置栅极的下层部分的第1多晶硅层103(图24A)。接着，为了形成元件分离区，形成浅槽(STI区)104(图24B)。这时， 自匹配地形成浮置栅极的端部与STI，浮置栅极不会落入STI槽中，难以发生存储单元的动作分散。在该STI区域内埋入绝缘膜1055，接着，在淀积了成为浮置栅极的上层部分的第2多晶硅层106以后，在各个单元进行分离(图24C)。接着，在其上面，形成浮置栅极与以后形成的控制栅极之间的绝缘膜107。通常是氧化膜/氮化膜/氧化膜的三层构造(图24D)。从下一个图开始示出周边电路部分的形成工艺。去除周边电路部分的绝缘膜107，浮置栅极103、106，隧道氧化膜102。在除去该隧道氧化膜的湿法腐蚀工艺中，有时STI端部的埋入绝缘膜105退缩而发生坑洼的情况。在该情况下，周边电路的栅极电极108如图25所示，覆盖到AA(有源区)区域侧面的同时，在引起发生电场集中的AA边缘栅极电极重叠，形成寄生晶体管。该寄生晶体管具有低阈值特性，这将重迭到主晶体管的漏极电压·电流特性上发生弯折效应。作为防止这一点的方法，如图26A所示那样，具有在形成STI204内的埋入绝缘膜205之前，充分地进行氧化，在第1多晶硅膜203与硅衬底201的界面上预先形成鸟嘴的方法。如果这样做，则在周边电路部分中，在去除了多晶硅膜和隧道氧化膜以后，也如图26B所示那样，能够防止在STI端部中的绝缘膜的退缩。多晶硅层206是成为浮置栅极的上层部分的第2多晶硅层。207是绝缘膜，208是多晶硅层。然而，如果进行这样充分的氧化，已知将发生很大的问题。即，如图26C所示，如果在存储单元区的浮置栅极203与硅衬底202之间很大地侵入鸟嘴，则由于多晶硅层的面方位是多样的因此形状将分散，而且通过氧化将出现凸形形状，在这里集中电场。如果发生了这样的形状分散，例如，将发生在从浮置栅极进行了抽出电子的动作时的抽出速度的差异，引起消除Vth分布扩展这样的问题。广泛的消除分布在NOR型闪速存储器中将带来所谓过清除的动作不良。如上述那样，在以往的STI型非易失性半导体存储装置中，为了抑制周边电路晶体管的弯折效应，有时在多晶硅与硅衬底界面上加大形成鸟嘴。然而，这将在存储单元部分的浮置栅极与硅衬底之间也大量侵入鸟嘴，因此发生从浮置栅极进行了抽出电子动作时的抽出速度的差异，产生清除Vth分布扩展这样的问题。本专利技术是鉴于上述问题而产生的，目的在于提供存储单元部分的特性分散少，而且在周边电路部分中不发生弯折效应，从而不增大待机时消耗电流的。为了达到上述目的，本专利技术的一个形态的非易失性半导体存储装置的制造方法是以槽型元件分离形成元件区，而且具有包括浮置栅极的存储单元部分及其周边电路部分的非易失性半导体存储装置的制造方法，特征在于具有在硅衬底上经由绝缘膜形成多晶硅层的工艺；为了形成元件区，自匹配地把该多晶硅层与绝缘膜、硅衬底进行刻蚀，在硅衬底中形成具有底部并且包围元件区的元件分离用槽的多个槽的工艺；通过氧化把元件区与多晶硅层相对的面的每一个端部进行圆加工的工艺；用具有耐氧化性的膜覆盖存储单元部分的工艺；在上述耐氧化膜的形成以后添加氧化，在周边电路部分的元件区，在硅衬底与多晶硅层相对的面的端部之间形成比存储单元部分厚的鸟嘴形氧化膜的工艺。在上述的制造方法中，在淀积了上述耐氧化膜以后，在进行对于周边电路部分的氧化之前，在存储单元部分中，进而还可以具有选择性地去除上述耐氧化膜的工艺，使得仅在浮置栅极侧面部分残留耐氧化膜。另外，还可以在进行了对于周边电路部分的氧化以后，去除覆盖存储单元部分的耐氧化膜。为了达到上述目的，本专利技术的另一个形态的半导体存储装置的制造方法是以槽型元件分离形成元件区，而且具有包括浮置栅极的存储单元部分及其周边电路部分的非易失性半导体存储装置的制造方法，特征在于具有在硅衬底上经由绝缘膜叠层形成多晶硅层的工艺；仅在周边电路部分自匹配地腐蚀多晶硅层和绝缘膜、硅衬底，形成第1元件分离用槽的工艺；在周边电路部分，把元件区与多晶硅层相对的面的每一个端部进行氧化，形成鸟嘴形氧化膜的工艺；自匹配地腐蚀存储单元部分的多晶硅层和绝缘膜、硅衬底，形成第2元件分离用槽的工艺；在第2元件分离用槽形成以后，把上述存储单元部分的元件区与多晶硅层相对的面的每一个端部进行氧化，形成比在周边电路部分中形成的鸟嘴形氧化膜更薄的鸟嘴形氧化膜的工艺。为了达到上述目的，本专利技术的另一个形态的非易失性半导体存储装置的制造方法是以槽型元件分离形成元件区，而且具有包括浮置栅极的存储单元部分及其周边电路的非易失性半导体存储装置的制造方法，特征在于具有在硅衬底上经由绝缘膜叠层形成耐氧化膜的工艺；选择性地去除存储单元部分的耐氧化膜和绝缘膜的工艺；在存储单元部分上形成隧道氧化膜，然后将其进行氮化处理把隧道膜构成氮氧化膜的工艺；在存储单元部分的隧道氮氧化膜的上部以及周边电路部分的耐氧化膜的上部，形成多晶硅层的工艺；自匹配地腐蚀多晶硅与硅衬底，形成元件分离用的槽的工艺；在元件分离用槽形成以后通过氧化在元件区与多晶硅层相对的面的端部之间形成鸟嘴形氧化膜，在周边电路部分中形成比存储单元部分更厚的鸟嘴形氧化膜的工艺。为了达到上述目的，本专利技术的另一个实施形态的非易失性半导体存储装置的制作方法是以槽型元件分离形成元件区，而且具有包括浮置栅极的存储单元部分及其周边电路部分的非易失性半导体存储装置的制造方法，特征在于具有在硅衬底上经由绝缘膜形成多晶硅层的工艺；自匹配地腐蚀该多晶硅层与硅衬底，为了形成元件区形成元件分离用槽的工艺本文档来自技高网...

【技术保护点】
一种非易失性半导体存储装置，特征在于：具有半导体衬底；形成多个存储单元的上述半导体衬底上的存储单元部分；形成控制上述存储单元的电路的上述半导体衬底上的周边电路部分；在上述存储单元部分和周边电路部分上分别形成的由多个槽分离 了的多个元件区；在上述槽的内壁形成的氮氧化膜；填埋上述槽的绝缘膜；在上述周边电路部分的元件区上，通过用上述氮氧化膜规定了端部的栅极绝缘膜形成的栅极电极。

【技术特征摘要】
JP 1999-3-18 073074/1999;JP 1999-6-30 185118/19991.一种非易失性半导体存储装置，特征在于具有半导体衬底；形成多个存储单元的上述半导体衬底上的存储单元部分；形成控制上述存储单元的电路的上述半导体衬底上的周边电路部分；在上述存储单元部分和周边电路部分上分别形成的由多个槽分离了的多个元件区；在上述槽的内壁形成的氮氧化膜；填埋上述槽的绝缘膜；在上述周边电路部分的元件区上，通过用上述氮氧化膜规定了端部的栅极绝缘膜形成的栅极电极。2.一种非易失性半导体存储装置，特征在于具有形成多个存储单元晶体管，由埋入元件分离区把上述存储单元晶体管的元件区绝缘分离的存储单元阵列区；形成多个存储单元阵列的周边电路晶体管，由埋入元件分离区把上述周边电路晶体管的元件区绝缘分离的周边电路晶体管区，与上述存储单元晶体管的元件区端部的曲率相比较实质地较大设定上述周边电路晶体管的元件区端部的曲率。3.如权利要求2中记述的非易失性半导体存储装置，特征在于上述元件区的平坦部分的高度与位于其上部的栅极电极的最低部分的高度的差是4nm以上。4.如权利要求2中记述的非易失性半导体装置，特征在于在上述周边电路晶体管的动作为待机状态时，提供流过亚阈值电流的偏置电位。5.如权利要求2中记述的非易失性半导体装置，特征在于上述存储单元晶体管的栅极电极的至少一部分与上述存储单元阵列区的埋入元件分离区自匹配。6.如权利要求2中记述的非易失性半导体装置，特征在于上述存储单元晶体管是具备了浮置栅极的非易失性半导体存储器的存储单元。7.一种非易失性半导体存储装置的制造方法，这是具有用槽型元件分离形成元件区，而且包括浮置栅极的存储单元部分和其周边电路部分的非易失性半导体存储装置的制造方法，特征在于具有在硅衬底上经由绝缘膜形成多晶硅层的工艺；为了形成元件区，自匹配地腐蚀该多晶硅层与绝缘膜、硅衬底，形成在硅衬底中具有底部并且包围元件区的元件分离用的多个槽的工艺；通过氧化把元件区与多晶硅层相对的面的每一个端部进行圆加工的工艺；用具有耐氧化性的膜覆盖存储单元部分的工艺；在上述耐氧化膜的形成后加入氧化，在周边电路部分的元件区，在硅衬底与多晶硅层相对的面的端部之间，形成比存储单元部分厚的鸟嘴形氧化膜的工艺。8.如权利要求7中记述的非易失性半导体存储装置的制造方法，特征在于还具有在淀积了上述耐氧化膜以后，在进行对于周边电路部分的氧化之前，选择性地去除上述耐氧化膜使得在存储单元部分中仅在浮置栅极侧面部分以及元件分离用槽的内壁残留耐氧化膜的工艺。9.如权利要求7中记述的非易失性半导体存储装置的制造方法，特征在于在进行了对于周边电路部分的氧化以后，去除覆盖存储单元部分的耐氧化膜。10.一种非易失性半导体存储装置的制造方法，这是具有用槽型元件分离形成元件区，而且包括浮置栅极的存储单元部分和其周边电路部分的非易失性半导体存储装置的制造方法，特征在于具有在硅衬底上经由绝缘膜形成多晶硅层的工艺；仅在周边电路部分，自匹配地腐蚀多晶硅层与绝缘膜、硅衬底，形成第1元件分离用槽的工艺；在周边电路部分，氧化元件区与第1多晶硅层相对的面的每一个端部，形成鸟嘴形氧化膜的工艺；自匹配地腐蚀存储单元部分的多晶硅层与绝缘膜、硅衬底，形成第2元件分离用槽的工艺；在形成第2元件分离用槽以后，氧化存储单元部分的元件区与多晶硅层相对的面的每一个端部，形成比形成在周边电路部分的鸟嘴形氧化膜更薄的鸟嘴形氧化膜的工艺。11.一种非易失性半导体存储装置的制造方法，这是具有用槽型元件分离形成元件区，而且包括浮置栅极的存储单元部分和其周边电路部分的非易失性半导体存储装置的制造方法，特征在于具有在硅衬底上经由绝缘膜形成耐氧化膜的工艺；选择性地去除存储单元部分的耐氧化膜和绝缘膜的工艺；在存储单元部分上形成隧道氧化膜，把该膜进行氮化处理，把隧道膜形成为氮氧化膜的工艺；在存储单元部分的隧道氮氧化膜的上部以及周边电路部分的耐氧化膜的上部，形成多晶硅层的工艺；自匹配地腐蚀多晶硅...

【专利技术属性】
技术研发人员：間愽顕，磯边和亚樹，山田诚司，松井法晴，森诚一，谷本正男，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]