具有沟槽分离的半导体装置的制造方法制造方法及图纸

改进的具有沟槽分离的半导体装置制造方法，在半导体晶片（１０１）上形成具有用来在刻字区的上部分也形成沟槽分离用沟（１０５）的开口部的保护膜图形（１０４）。将保护膜图形（１０４）作为掩模使用，对半导体晶片（１０１）的表面进行蚀刻并形成沟槽分离沟（１０５）。在除去保护膜图形（１０４）后在上述半导体晶片（１０１）上形成氧化膜（１０６）使其埋入沟槽分离沟（１０５）。用化学机械研磨法研磨氧化膜（１０６）以形成沟槽分离（１０８）。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般涉及具有沟槽分离的半导体装置，特别涉及具有称之为浅沟槽分离(Shallow Trench Isolation)(以下简称STI)的半导体装置。本专利技术还涉及这样的沟槽分离的半导体装置的制造方法。图7～图13是现有技术的沟槽分离(STI)的制造方法的各工序的半导体装置的截面图。图14是在图7～图13的各图中为了明确“非曝光区”和“曝光区”的区别而将它们在半导体单结晶衬底(例如硅晶片)1上以平面的方式表示的图。图7～图13的各工序中的截面图是沿图14中的A-B线的截面图。在图14中，A侧表示“非曝光区”，B侧表示“曝光区”。参照图7，例如在硅晶片1的主表面上形成下敷氧化膜2。下敷氧化膜2例如利用热氧化法将硅晶片1氧化后形成。接着，在形成于硅晶片1的主表面上的下敷氧化膜2的表面上，例如利用LPCVD(低压化学蒸镀)法淀积氮化硅膜(Si3N4膜)3。该氮化硅膜3形成对于后面的CMP(化学机械研磨)研磨的耐研磨层。然后，在形成于硅晶片1主表面上的氮化硅膜3的表面上，全面涂敷正保护膜4。只对图7右侧的“曝光区”加掩模进行曝光，对图7左侧的(非曝光区)不进行曝光。然后，对正保本文档来自技高网...

【技术保护点】
一种具有沟槽分离的半导体装置的制造方法，其特征在于包括：在具有刻印了用来识别晶片的刻字的刻字区和形成集成电路的电路区的半导体晶片１０１上形成光致抗蚀膜１０４的第１工序；有选择地使上述光致抗蚀膜１０４的上述刻字区和上述电路区的上部分曝 光并接着进行显影、由此在上述半导体晶片１０１上形成具有用来在上述刻字区和上述电路区的上部分形成沟槽分离用沟１０５的开口部的保护膜图形１０４的第２工序；使用上述保护膜图形１０４作为掩模对上述半导体晶片１０１表面进行蚀刻并形成沟槽分离沟１０ ５的第３工序；除去上述保护膜图形１０４的第４工序；在上述半导体晶片１０１上形成氧化膜１０６使其埋入上述沟槽分...

【技术特征摘要】
JP 2000-7-7 206299/001.一种具有沟槽分离的半导体装置的制造方法，其特征在于包括在具有刻印了用来识别晶片的刻字的刻字区和形成集成电路的电路区的半导体晶片101上形成光致抗蚀膜104的第1工序；有选择地使上述光致抗蚀膜104的上述刻字区和上述电路区的上部分曝光并接着进行显影、由此在上述半导体晶片101上形成具有用来在上述刻字区和上述电路区的上部分形成沟槽分离用沟105的开口部的保护膜图形104的第2工序；使用上述保护膜图形104作为掩模对上述半导体晶片101表面进行蚀刻并形成沟槽分离沟105的第3工序；除去上述保护膜图形104的第4工序；在上述半导体...

【专利技术属性】
技术研发人员：坂本治，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：JP[日本]