分离半导体及其基板的方法技术

本发明专利技术提出一种分离半导体及其基板的方法，其主要目的为形成多个柱体于基板上，并在多个柱体上外延生长半导体层，并通过注入蚀刻液于多个柱体间的空隙，以分离半导体层及其基板。由于多个柱体间的空隙可大幅增加蚀刻的反应面积，因此本发明专利技术提出的方法可加强蚀刻分离半导体层与基板的效率，亦可降低工艺上的花费，并且所用基板的材料并不受上述的分离方法限制。

【技术实现步骤摘要】

本专利技术涉及一种，尤其是一种以湿蚀刻方式 。
技术介绍
外延(Epitaxy)—词源自希腊文Epi (Upon)和Taxis (Ordered)两字合并，其 意义是将一种材料有秩序地排列在另一种材料上面，对半导体工业而言，外 延生长不同于Czochmlski拉晶程序，是指基板以外一元件工艺需要所沉积的 薄膜材料。根据其发展的历史和原理可以分为(1)液相外延(Liquidphase Epitaxy; LPE)， (2)气相外延(Vapor Phase Epitaxy; VPE)， (3)分子束外 延(Molecular Beam Epitaxy; MBE)三类。气相外延依其反应机制可区分为(a)化学气相沉积(Chemical Vapor Deposition, CVD)和(b)物理气相沉积 (Physical Vapor Deposition; PVD)两类。利用外延技术成长的半导体薄膜， 不但可以控制反应的参数，使得薄膜对应成为非晶系、多晶系或单晶系晶体， 而且在外延过程中可以直接将掺杂源加入，免除扩散及离子注入的手续。 然而，在半导体的外延制造过程中，由于半导体层与异质基板之间的晶 格常数与热膨胀系数的差异，容易造成半导体于外延过程中产生穿透错位与 热应力的问题。传统上用于外延的基板通常不具有良好的特性以用于随后的 光电元件的制造工艺步骤，或不适用于半导体组件的应用。因此，便有许多 半导体分离的技术相应而生。如Yablonovitch et al., Appl. Phys. Lett. 51,2222(1987)的论文提出了在 GaAs/AlAs的材料系统中，在组件AlAs的制造过程中需制成一些牺牲层， 而这些牺牲层可通过湿化学方式溶解，以使各层结构可自基板分离。然而， 此方法的侧向蚀刻速率过小，因此非常耗时。又如专利号US 4448636的美国专利描述一种用于去除金属膜的方法， 其将金属膜通过光线加热以达成去除金属膜的目的。此方法的主要技术为加热基板与金属膜之间的有机牺牲层，以蒸发有机牺牲层，随后即可去除金属 膜。但是，此一专利技术所使用的有机牺牲层却无法用于III族氮化物的外延工 艺中。Y画F. Lu, Y. Aoyagi， Jpn. J. Appl. Phys. 34, L1669(1995)提出的方法使二氧 化硅(Si02)层与砷化镓之间的有机中间层吸收光，并由此加热升温以去除 二氧化硅层。Y-F. Lu, Y. Aoyagi, Jpn. J. Appl. Phys. 33， L324(1994)提出的方法通过准 分子(Excimer)激光将二氧化硅条自GaAs分离。Leonard & Bedair. Appl. Phys. Lett. 68, 794(1996)提出一种特定用于III族 氮化物的分离方法，其通过在盐酸气体中以激光脉波对氮化镓进行蚀刻，由 此以进行分离程序。然而，上述多种方法虽可进行半导体的分离工艺，但仍有花费昂贵、可 用材料种类受分离方式所限定、效率不佳、会过度破坏半导体的结构等缺陷 有待克服。
技术实现思路
鉴于上述的专利技术背景中，为了符合产业上某些利益的需求，本专利技术提供 一种可用以解决上述传统的半导体工艺未能达 成的目的。本专利技术的目的在于提供一种。首先，配置掩 模于基板上，并退火此掩模以形成多个掩模部，再通过多个掩模部间的空隙 将基板蚀刻出多个柱体，最后再分离掩模与基板，即可形成具有柱阵列的基 板，其中上述的多个柱体即构成上述的柱阵列。随后通过此一柱阵列进行外延生长半导体层，并对柱阵列进行湿蚀刻以 分离此半导体层与基板，藉此以取得独立式(free-standing)的块材或薄膜。如上所述的，其中上述柱阵列为间隔散布于 该基板上的多个柱体，所述多个柱体的密度为2.2xl09至3x101。^-2，并且该 柱阵列的尺度为50-300m ，其中对该柱阵列进行湿蚀刻通过注入蚀刻液于所 述多个柱体间的空隙，以蚀刻该柱阵列。如上所述的，其中上述柱阵列的形成方式，包含下列步骤配置掩模于该基板上；快速热退火该掩模以形成多个掩模部; 通过该多个掩模部间的空隙将该基板蚀刻出所述多个柱体；以及分离该掩模 与该基板。如上所述的，其中上述掩模包含镍层、银层 或铂层。如上所述的，其中上述掩模还包含氮化硅层 (Si3N4)，其中该氮化硅层位于该基板上，并且该氮化硅层上配置该镍层、该 银层或该铂层。如上所述的，其中上述蚀刻方式为感应式耦 合等离子体干蚀刻。如上所述的，其中上述以湿蚀刻方式分离该半导体层与该柱阵列之前，还包含下列步骤形成金属镜面层于该半导体层 上；沉积导电基材于该金属镜面层上；以及形成蚀刻保护层，以包覆该半导 体层、该金属镜面层与该导电基材。如上所述的，其中上述形成该金属镜面层于 该半导体层上之前，还包含形成化合物光电元件于该半导体层上，以使该化 合物光电元件位于该金属镜面层与该半导体层之间。如上所述的，其中上述对该柱阵列进行湿蚀 刻以分离该半导体层与该基板之后，还包含修复该半导体层被蚀刻的表面， 并且修复该半导体层表面的方式包含下列方法之一及组合干蚀刻、湿蚀刻 与化学机械研磨工艺。如上所述的，其中上述半导体层包含下列之 一及其组合氮化镓、氮化铟镓、氮化铝镓，并且该基板包含蓝宝石、氧化 锌、石英、硅为主的半导体材料、IIIV族半导体材料、或IIVI族半导体材料。本专利技术能够大幅降低工艺费用，而不限定基板的材料必须具备可透光 性，也不会降低各层材料的品质。附图说明图l、图2、图5与图6为分离半导体及其基板的流程示意图； 图3为以扫瞄式电子显微镜扫瞄柱阵列的局部放大示意图；图4为镍层厚度影响柱阵列尺寸与密度的量测数据图；以及图7、图8、图9与图IO为分离半导体及其基板的流程的结构示意图。其中，附图标记说明如下U0 130步骤210基板212镍层213氮化硅层214掩模部216柱体218半导体层220金属镜面层222导电基材224蚀刻保护层226化合物光电元件具体实施例方式本专利技术在此所探讨的方向为一种。为了能彻 底地了解本专利技术，将在下列的描述中提出详尽的步骤及其组成。显然地，本 专利技术的施行并未限定于分离半导体及其基板的本领域技术人员所熟知的特 殊细节。另一方面，众所周知的组成或步骤并未描述于细节中，以避免造成 本专利技术不必要的限制。本专利技术的优选实施例会详细描述如下，然而除了这些 详细描述之外，本专利技术还可以广泛地施行在其它的实施例中，且本专利技术的范 围不受限定，其以权利要求书所限定的范围为准。为了便于半导体光电元件的制造，分离半导体层与基板的方法日趋重 要，便有许多半导体分离技术相对因应而生。例如利用光照法，使激光光穿 透基板并照射基板与半导体层之间的界面，或是利用于高温下进行蚀刻以直 接移除半导体层与基板之间的界面层，来分离半导体层与基板，以形成独立 式的块材或薄膜，进而制作薄膜式光电元件(thin film device)或垂直导通型光 电兀件(vertical conductive device)。如专利号US 6740604的美国专利提出一种分离二半导体层的方法。此方法通过光线穿透两半导体层的其中一层，以照射至两半导体层的另外一 层，使其吸收光线的能量，以在两半导体层之间的界面进行分本文档来自技高网...

【技术保护点】
一种分离半导体及其基板的方法，包含下列步骤：　以基板的柱阵列生长半导体层；以及　对该柱阵列进行湿蚀刻以分离该半导体层与该基板。

【技术特征摘要】
1.一种分离半导体及其基板的方法，包含下列步骤以基板的柱阵列生长半导体层；以及对该柱阵列进行湿蚀刻以分离该半导体层与该基板。2. 根据权利要求1所述的分离半导体及其基板的方法，其中上述柱阵列为间隔散布于该基板上的多个柱体，所述多个柱体的密度为2.2><109至 3xl01。^-2，并且该柱阵列的尺度为50-300w，其中对该柱阵列进行湿蚀刻 通过注入蚀刻液于所述多个柱体间的空隙，以蚀刻该柱阵列。3. 根据权利要求2所述的分离半导体及其基板的方法，其中上述柱阵列 的形成方式，包含下列步骤配置掩模于该基板上； 快速热退火该掩模以形成多个掩模部；通过该多个掩模部间的空隙将该基板蚀刻出所述多个柱体；以及 分离该掩模与该基板。4. 根据权利要求3所述的分离半导体及其基板的方法，其中上述掩模包 含镍层、银层或铂层。5. 根据权利要求4所述的分离半导体及其基板的方法，其中上述掩模还 包含氮化硅层，其中该氮化硅层位于该基板上，并且该氮化硅层上配置该镍 层、该银层或该铂层。6. 根据权利要求3所述的分离半导体及其基板的方法，其中...

【专利技术属性】
技术研发人员：林文禹，黄世晟，涂博闵，徐智鹏，詹世雄，
申请(专利权)人：先进开发光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]