高耐压半导体器件制造技术

本发明专利技术的目的为提供一种即使在高温下的使用导通电阻不会劣化这样的高可靠性高耐压半导体器件。本发明专利技术的高耐压半导体器件具有半导体层１；漏极偏置扩散区２；源极扩散区５；漏极扩散区４；埋入到漏极偏置扩散区２内的第一导电型埋入扩散区３；以电浮动状态形成在场绝缘膜７上的至少一个板式电极（１５ａ、１６ａ、１７ａ）；形成在位于板式电极（１５ａ、１６ａ、１７ａ）上的层间绝缘膜８上，一部分与漏极扩散区４电气连接，且与板式电极（１５ａ、１６ａ、１７ａ）电容耦合的金属电极１４（１４－１、１４－２、１４－３）。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种高耐压半导体器件。附图说明图12所示的绝缘栅型晶体管包括P型半导体衬底1，形成在半导体衬底1内的包括低浓度N型杂质的漏极偏置(off set)扩散区2，埋入在漏极偏置扩散区2内的包括P型杂质的低浓度埋入扩散区3，位于漏极偏置扩散区2内的包括高浓度N型杂质的漏极扩散区4，形成在半导体衬底1内的包括高浓度N型杂质的源极扩散区5，以及包括高浓度P型杂质的接触用扩散区19。低浓度埋入扩散区3，具有给漏极印加高电压时促进漏极偏置扩散区2的耗尽化的功能。补充一下，低浓度埋入扩散区3的一部分与半导体衬底1连接着，未示。在半导体衬底1内，形成有包括P型杂质的穿通防止用扩散区20，以使它包围源极扩散区5和接触用扩散区19。穿通防止用扩散区20，提高作为MOS晶体管的活性区域的漏极偏置扩散区2和源极扩散区5之间的P型杂质浓度，以便防止发生在那个地方的穿通现象。在半导体衬底1上，形成有膜厚度很薄的栅极氧化膜6，和膜厚度很厚的氧化膜(场氧化膜)7，氧化膜6、7中的位于漏极偏置扩散区2和源极扩散区5之间的上面的那一部分上，设置有由多晶硅形成的栅极11。补充一下，氧化膜6、7中的位于漏极本文档来自技高网...

【技术保护点】
一种高耐压半导体器件，其中包括： 第一导电型的半导体层； 形成在上述第一导电型的半导体层内的第二导电型的漏极偏置（ｏｆｆ ｓｅｔ）扩散区； 从上述漏极偏置扩散区隔离开并且形成在上述第一导电型半导体层内的第二导电型的源极扩散区； 形成在上述漏极偏置扩散区内的第二导电型的漏极扩散区； 埋入在上述漏极偏置扩散区内，且至少其一部分与上述第一导电型半导体层电气连接的第一导电型埋入扩散区； 形成在上述第一导电型半导体层中，位于上述源极扩散区和上述漏极偏置扩散区之间的那一部分上的栅极绝缘膜； 形成在上述栅极绝缘膜上的栅极； 形成在上述漏极偏置扩散区上的场绝缘...

【技术特征摘要】
JP 2001-3-22 2001-0823571.一种高耐压半导体器件，其中包括第一导电型的半导体层；形成在上述第一导电型的半导体层内的第二导电型的漏极偏置(offset)扩散区；从上述漏极偏置扩散区隔离开并且形成在上述第一导电型半导体层内的第二导电型的源极扩散区；形成在上述漏极偏置扩散区内的第二导电型的漏极扩散区；埋入在上述漏极偏置扩散区内，且至少其一部分与上述第一导电型半导体层电气连接的第一导电型埋入扩散区；形成在上述第一导电型半导体层中，位于上述源极扩散区和上述漏极偏置扩散区之间的那一部分上的栅极绝缘膜；形成在上述栅极绝缘膜上的栅极；形成在上述漏极偏置扩散区上的场绝缘膜；至少一个在上述场绝缘膜上以电浮动状态形成的板式电极；形成在上述场绝缘膜以及上述至少一个板式电极上的层间绝缘膜；形成在位于上述至少一个板式电极上的上述层间绝缘膜上，且其一部分与上述漏极扩散区电气连接，且与上述至少一个板式电极电容耦合的金属电极。2.根据权利要求第1项所述的高耐压半导体器件，其中上述漏极扩散区形成于上述漏极偏置扩散区的中央部，且从上述半导体层法线方向看上去是近似圆形的形状；上述源极扩散区，隔着上述外周一定的距离形成在上述半导体层内，以使它包围上述漏极偏置扩散区的外周；上述埋入扩散区，被埋入在上述漏极偏置扩散区内，包围上述漏极扩散区的上述近似圆形的外周。3.根据权利要求第2项所述的高耐压半导体器件，其中上述至少一个板式电极是，多个以上述漏极扩散区为中心分别形成为同心...

【专利技术属性】
技术研发人员：野田正明，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]