一种具有特殊耐压环的高压功率器件制造技术

本发明专利技术涉及一种具有特殊耐压环的高压功率器件，其包括工作区(1)和终端区(2)；所述工作区(1)和终端区(2)的衬底(3)上表面设有外延层(4)；所述终端区(2)自所述外延层(4)的上表面向下开设有耐压环沟槽(21)；所述耐压环沟槽(21)的深度小于所述外延层(4)的厚度，其内部填充有轻掺杂的P型GaN材料且填充后的所述P型GaN材料的上表面与所述外延层(4)的上表面平齐；同时，所述耐压环沟槽(21)内填充的所述P型GaN材料上表面还覆盖有一层边缘钝化层(5)。本发明专利技术结构设计简单、合理，使用稳定、可靠，在有效提高器件的击穿电压的同时，能有效减小终端区的面积，降低了成本。

【技术实现步骤摘要】

本专利技术涉及半导体器件
，特别涉及一种具有特殊耐压环的高压功率器件。
技术介绍
随着电力电子技术的迅速发展，高压功率器件也朝着大容量、高频化、高效节能、低成本的方向发展。提高器件的击穿电压则成为人们的研究方向之一。理想的器件击穿电压是指pn结或金属-半导体结为平行平面结的情况，但是，由于实际器件的以及生产工艺流程中某些因素的影响，杂质在进行纵向扩散的同时也发生侧向扩散，所以结的终端轮廓是弯曲的。对于高压功率器件，当给结加反偏电压，接近击穿时在结的附近的场强是很高的，在结终端弯曲处的电场强度要比其他区域高出很多，也就越容易发生击穿。为了解决这一问题，在主结周围加上耐压环，当给结施加反偏电压是，主结的耗尽区沿表面向外侧扩展，当耗尽区扩展到耐压环结时，主结弯曲处电场强度还没有达到临界击穿场强，即主结还不会击穿。随着反向偏压的增大，主结与耐压环结发生穿通，耗尽区连成一片，这样，耗尽区曲率半径增大，主结弯曲处的电场积聚作用被削弱，击穿电压因此得到提高。如图4所示，传统的功率器件包括工作区05和终端区06，该工作区05和终端区06的重掺杂N+衬底01上设有轻掺杂N-外延层02，该轻掺杂N-外延层02上设平面耐压环03，该轻掺杂N-外延层02在设于平面耐压环03上表面设有SiO2绝缘层04，可知传统的耐压环技术，均为平面耐压环，即在Si衬底中注入杂质离子形成耐压环结，分散主结的电场分布，削弱主结弯曲处的电场积聚现象，从而提高击穿电压；在主结周围加上耐压环，势必要增加芯片的面积，而随着功率器件对击穿电压要求越来越高，耐压环条数也会相应增多，这就导致终端耐压环所占面积增大，整个芯片的面积也随之增大，提高了成本。鉴于此，在专利CN201180050935中提到一种用于高压应用的具有改善终端结构的沟槽DMOS器件，包括半导体衬底，该半导体衬底具有有源区和终端区。该衬底具有第一导电类型。终端沟槽位于终端区中，并且从育源区的边界向半导体衬底的边缘的特定距离内延伸。掺杂区具有第二导电类型，布置在终端沟槽下方的衬底中。在与边界相邻的侧壁上形成MOS栅极。该掺杂区从与边界隔开的MOS栅极的一部分下方向终端沟槽的远处的侧壁延伸。终端结构氧化物层形成在终端沟槽上，并且覆盖MOS栅极的一部分，并且向衬底的边缘延伸。在半导体衬底的背侧表面上形成第一导电层。在有源区顶部MOS栅极的暴露部分形成第二导电层，并且第二导电层延伸以覆盖终端结构氧化物层的至少一部分。该专利技术终端区虽然也采用沟槽型并在沟槽下方掺杂P型杂质，但是其在沟槽侧壁沉积栅极，沟槽内沉积电介质层、金属层，这种器件制作工艺比较复杂，成本较高，器件的耐压性能无法得到可靠保证。在专利CN201310086262中提到一种中高压沟槽型功率器件的终端结构及其制作方法，其终端结构的终端区域至少有一个沟槽，沟槽的两侧均有表面结，靠近有源区的一侧为n型注入结，远离有源区的一侧为p型注入结，沟槽内有填充物。该专利技术终端区虽然也采用沟槽型，但是沟槽内填充的是氧化硅、氮化硅、氮氧化硅或者多晶硅，这些材料在耐压相同的情况下，相比其他材料则需要终端面积要更大，不仅制作工艺相对复杂，而且耐压性能一般。在另一专利CN201210009184中提到一种超结高压功率器件结构，其包括有源区和终端区，终端区在衬底层上设置第一导电类型材料的外延层，在外延层上形成复合缓冲层，复合缓冲层中含有交替排列的第一种导电类型材料构成的第一半导体区和第二种导电类型材料构成的第二半导体区；第二导电类型的阱区位于第二半导体区的表面，处于两个第一半导体区之间或最后一个第一半导体区与截止环之间。该专利技术虽然采用超结结构提高耐压，但其终端区是平面型，因此耐压性能较差，终端所占面积更大，成本也较高。综上所述，有必要对现有技术作进一步完善。
技术实现思路
为了解决以上
技术介绍
中所提到的问题，本专利技术提供了一种结构设计简单、合理，使用稳定、可靠，在有效提高器件的击穿电压的同时，能有效减小终端区的面积，降低了成本，提高了耐压性能的具有特殊耐压环的高压功率器件。本专利技术的技术方案如下：上述的具有特殊耐压环的高压功率器件，包括工作区(1)和终端区(2)；所述工作区(1)和终端区(2)的衬底(3)上表面设有外延层(4)；所述终端区(2)自所述外延层(4)的上表面向下开设有耐压环沟槽(21)；所述耐压环沟槽(21)的深度小于所述外延层(4)的厚度，其内部填充有轻掺杂的P型GaN材料且填充后的所述P型GaN材料的上表面与所述外延层(4)的上表面平齐；同时，所述耐压环沟槽(21)内填充的所述P型GaN材料上表面还覆盖有一层边缘钝化层(5)。所述具有特殊耐压环的高压功率器件，其中：所述边缘钝化层(5)采用的是SiN介电层。所述具有特殊耐压环的高压功率器件，其中：所述耐压环沟槽(21)是通过光刻刻蚀工艺开设于所述终端区(2)的外延层(4)。所述具有特殊耐压环的高压功率器件，其中：所述高压功率器件包括绝缘栅双极型晶体管IGBT、金属氧化物半导体场效应晶体管MOSFET和快恢复二极管FRD；所述绝缘栅双极型晶体管IGBT的工作区包括栅极区G和发射区E。所述具有特殊耐压环的高压功率器件，其中：所述高压功率器件的中部区域为工作区(1)，位于所述工作区(1)周围的区域为所述终端区(2)。有益效果：本专利技术具有特殊耐压环的高压功率器件结构设计简单、合理，使用稳定、可靠，在有效提高器件的击穿电压的同时，能有效减小终端区的面积，进而使整个芯片面积减小，降低了成本。本专利技术的工作区与传统的高压功率半导体器件的工作区相同，区别之处在于，本专利技术的终端区耐压环采用沟槽型，沟槽内填充P型GaN材料，GaN沟槽耐压环代替传统平面耐压环，减小耐压环所占的宽度，减小了芯片面积，降低了成本，GaN材料的耐压性能是传统Si材料的十倍，故在减小终端耐压环所占面积的同时，又提高了功率器件的耐压性能。附图说明图1为本专利技术具有特殊耐压环的高压功率器件的剖视图；图2为本专利技术具有特殊耐压环的高压功率器件的俯视图；图3为绝缘栅双极型晶体管IGBT的工作区结构剖面图；图4为传统的功率器件结构剖视图。具体实施方式如图1、2所示，本专利技术具有特殊耐压环的高压功率器件，可以是IGBT、MOSFET、FRD等器件，包括工作区1和终端区2。该工作区1位于功率器件的中部区域，工作区1周围的区域为终端区2；其中，以功率器件IGBT为例，图3为IGBT的工作区1,包括栅极区G和发射区E。该工作区1和终端区2的衬底3为重掺杂N+硅衬底结构，该工作区1和终端区2的外延层4为轻掺杂N-外延层结构且设于重掺杂N+衬底3的上表面；该外延层4的厚度为50-150um。该终端区2自外延层4的上表面向下开设有耐压环沟槽21；其中，该耐压环沟槽21是通过光刻刻蚀工艺在终端区2开设形成，其深度小于外延层4的厚度。该耐压环沟槽21内填充有轻掺杂的P型GaN材料，其中，该耐压环沟槽21的沟槽深度位5-15um，其内部填充的GaN材料上表面与外延层4的上表面平齐，与此同时，该耐压环沟槽21内填充的GaN材料上表面还覆盖有一层边缘钝化层5，该边缘钝化层5采用的是SiN介电层，其代替了传统SiO2绝缘层，SiN介电层本文档来自技高网...

【技术保护点】
一种具有特殊耐压环的高压功率器件，包括工作区(1)和终端区(2)；所述工作区(1)和终端区(2)的衬底(3)上表面设有外延层(4)；其特征在于：所述终端区(2)自所述外延层(4)的上表面向下开设有耐压环沟槽(21)；所述耐压环沟槽(21)的深度小于所述外延层(4)的厚度，其内部填充有轻掺杂的P型GaN材料且填充后的所述P型GaN材料的上表面与所述外延层(4)的上表面平齐；同时，所述耐压环沟槽(21)内填充的所述P型GaN材料上表面还覆盖有一层边缘钝化层(5)。

【技术特征摘要】
2015.07.16 CN 20151041643971.一种具有特殊耐压环的高压功率器件，包括工作区(1)和终端区(2)；所述工作区(1)和终端区(2)的衬底(3)上表面设有外延层(4)；其特征在于：所述终端区(2)自所述外延层(4)的上表面向下开设有耐压环沟槽(21)；所述耐压环沟槽(21)的深度小于所述外延层(4)的厚度，其内部填充有轻掺杂的P型GaN材料且填充后的所述P型GaN材料的上表面与所述外延层(4)的上表面平齐；同时，所述耐压环沟槽(21)内填充的所述P型GaN材料上表面还覆盖有一层边缘钝化层(5)。2....

【专利技术属性】
技术研发人员：周炳，石英学，郝建勇，张志娟，
申请(专利权)人：张家港意发功率半导体有限公司，
类型：发明
国别省市：江苏;32