多晶硅栅极蚀刻后的无机抗反射涂层的干式各向同性移除制造技术

本发明专利技术提供各种制造导体结构（１０）的方法。一方面，本发明专利技术提供于第一工件（１２）上制造导体结构（１０）的方法。于第一工件（１２）上形成硅膜（２０）。于该硅膜（２０）上形成抗反射涂层（２２）。于该抗反射涂层（２２）的第一部份上形成掩膜（２４），同时留下其未掩膜的第二部份。对该抗反射涂层（２２）的第二部份及该硅膜（２０）进行蚀刻。移除该掩膜（２４），然后利用各向同性等离子体蚀刻法将该抗反射涂层（２２）移除。若利用各向同性蚀刻法来移除抗反射涂层，则可消除与加热的酸浴移除抗反射涂层有关的热震。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体制造过程，尤其涉及自电路结构中移除抗反射涂膜的方法。
技术介绍
例如金属氧化半物导体场效晶体管(“MOSFET”)的绝缘栅极场效晶体管(“IGFET”)为若干最普遍使用的最新集成电路中的电子组件。嵌入式控制器、微处理器、模拟数字转换器、及许多其它型式的组件一般都包含数百万个场效晶体管。场效晶体管于集成电路设计中的广泛应用可追溯至该等场效晶体管具有高的切换速度、潜在低的功率消耗量、及对半导体制程规模放大的适应性。通常于硅中完成的场效晶体管由形成于硅基材中的源极及漏极所组成，且该源极及该漏极横向分开以于基材中定义出信道区。由导电材料(例如铝或掺杂的多晶硅)组成的栅极配置于该信道区之上，且该栅极设计成可将电场发射进该信道区者。由该栅极所发射的电场改变能或者不能使该源极及该漏极间的电流流动。于习知形成一般场效晶体管的制程流程中，栅氧化层于低掺杂的硅基材上成长，而多晶硅层于栅氧化层上沉积。然后对该多晶硅及该栅氧化层进行各向异性回蚀刻至该基材的上表面，而留下堆栈在该栅氧化层上的多晶硅栅极。于该多晶硅栅极形成之后，再藉由将掺质植入该基材中而形成源极及漏极。该栅极作为硬掩膜以本文档来自技高网...

【技术保护点】
一种于第一工件（１２）上制造导体结构（１０）的方法，该方法包括：于该第一工件（１２）上形成硅膜（２０）；于该硅膜（２０）上形成抗反射涂层（２２）；于该抗反射涂层（２２）的第一部份上形成掩膜（２４），同时留下未掩膜的第二部份； 对该抗反射涂层（２２）的该第二部份及该硅膜（２０）进行蚀刻；移除该掩膜（２４）；以及利用各向同性等离子体蚀刻移除该抗反射涂层（２２）。

【技术特征摘要】
US 2000-9-13 09/6607231.一种于第一工件(12)上制造导体结构(10)的方法，该方法包括于该第一工件(12)上形成硅膜(20)；于该硅膜(20)上形成抗反射涂层(22)；于该抗反射涂层(22)的第一部份上形成掩膜(24)，同时留下未掩膜的第二部份；对该抗反射涂层(22)的该第二部份及该硅膜(20)进行蚀刻；移除该掩膜(24)；以及利用各向同性等离子体蚀刻移除该抗反射涂层(22)。2.如权利要求1所述的方法，其中，该硅膜包括多晶硅。3.如权利要求1所述的方法，其中，对该抗反射涂层的该第二部份及该硅膜进行蚀刻利用各向同性等离子体蚀刻法。4.如权利要求1所述的方法，该方法包括量测该硅膜的宽度；比较该量测宽度与预测宽度；以及修改对第二工件的该各向同性蚀刻以减少该量测宽度与该预测宽度之间的差异。5.如权利要求1所述的方法，该方法包括量测该硅膜的宽度；比较该量测宽度与预测宽度；以及修改对第二工件的该抗反射涂层的该第二部份及该硅膜的蚀刻以减少该量测宽度与该预测宽度之间的差异。6.如权利要求1所述的方法，...

【专利技术属性】
技术研发人员：DJ邦瑟，M珀迪，JH小于塞，
申请(专利权)人：先进微装置公司，
类型：发明
国别省市：US[美国]