半导体器件及其制造方法技术

蓄积型ＭＩＳＦＥＴ具备：在上述ＳｉＣ衬底（１０１）上以外延方式生长的高电阻ＳｉＣ层（１０２）；阱区（１０３）；具有在阱区（１０３）的表面区域上形成的多重δ掺杂层的ｎ型蓄积沟道层（１０４）；接触区（１０５）；栅绝缘膜（１０８）；以及栅电极（１１０）。蓄积沟道层（１０４）为交替地层叠了非掺杂层（１０４ｂ）和能进行由量子效应引起的朝向非掺杂层（１０４ｂ）的载流子的渗透的δ掺杂层（１０４ａ）的结构。此外，设置了侵入到蓄积沟道层（１０４）和接触区（１０５）内以便与接触区（１０５）直接接触的源电极（１１１）。由此，不需要由离子注入形成的源区，减少了制造成本。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及使用化合物半导体层形成的半导体器件，特别是涉及适合于高耐压、大电流等的用途的。
技术介绍
在半导体器件中，希望功率器件是高耐压且流过大电流的半导体元件，而且是低损耗的。以往，使用了硅(Si)半导体的功率器件成为主流，但近年来，使用了碳化硅(SiC)等的具有宽带隙的化合物半导体的功率器件引人注目，其开发正在不断获得进展。特别是碳化硅半导体的绝缘破坏电场与硅相比高了1个数量级，因此，即使PN结部分或肖特基结部分的耗尽层窄，也能维持比较高的反耐压性。因而，对于碳化硅材料来说，由于可减薄半导体层的厚度、而且可提高掺杂浓度，故其作为导通电阻低、高耐压且低损耗的功率器件的材料而受到人们的期待。图15是在文献1(Osamu Kusumoto等6人，「SiC垂直DACFET」，参照Material Science Forum 389-393号，第1211-1214页)中本专利技术者提出的、使用了SiC的二重注入型蓄积型MISFET(ACCUFET)的剖面图。如该图中所示，该现有的蓄积型MISFET具备低电阻的SiC衬底1001；在SiC衬底1001上以外延方式生长的其电阻比SiC衬本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于，具备：衬底；有源区，它是由在上述衬底上设置的化合物半导体构成的有源区，并且，它是由交替地层叠至少１个第１半导体层和至少２个第２半导体层而构成的，其中，该第１半导体层起到载流子移动区的功能，该第２半 导体层包含其浓度比上述第１半导体层的浓度高的载流子用杂质，而其膜厚比上述第１半导体层的膜厚薄；以及至少１个电极，其由从上述有源区的表面侵入到上述有源区内而至少与上述各第２半导体层接触的导体材料构成。

【技术特征摘要】
JP 2002-7-11 202527/2002;JP 2003-1-30 021692/20031.一种半导体器件，其特征在于，具备衬底；有源区，它是由在上述衬底上设置的化合物半导体构成的有源区，并且，它是由交替地层叠至少1个第1半导体层和至少2个第2半导体层而构成的，其中，该第1半导体层起到载流子移动区的功能，该第2半导体层包含其浓度比上述第1半导体层的浓度高的载流子用杂质，而其膜厚比上述第1半导体层的膜厚薄；以及至少1个电极，其由从上述有源区的表面侵入到上述有源区内而至少与上述各第2半导体层接触的导体材料构成。2.如权利要求1中所述的半导体器件，其特征在于还具备在上述有源区上设置的栅绝缘膜；以及在上述栅绝缘膜上设置的栅电极，上述至少1个电极是源电极或漏电极中的至少某一方，该半导体器件起到MISFET的功能。3.如权利要求2中所述的半导体器件，其特征在于该半导体器件起到蓄积型MISFET的功能。4.如权利要求1中所述的半导体器件，其特征在于还具备在上述有源区上设置的肖特基栅电极，上述至少1个电极是夹住上述栅电极而设置的源电极和漏电极，该半导体器件起到MESFET的功能。5.如权利要求1中所述的半导体器件，其...

【专利技术属性】
技术研发人员：楠本修，北畠真，高桥邦方，山下贤哉，宫永良子，内田正雄，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]